

### Control Hazard的解决方法

- 方法1：硬件上阻塞（stall）分支指令后三条指令的执行
  - 使后面三条指令清0或其操作信号清0，以插入三条NOP指令
- 方法2：软件上插入三条“NOP”指令
 

（以上两种方法的效果太低，需结合分支预测进行）
- 方法3：分支预测（Predict）
  - 简单（静态）预测：**
    - 总是预测条件不满足(not taken)，即：继续执行分支指令的后续指令  
可加启发式规则：在特定情况下总是预测满足(taken)，其他情况总是预测不满足。  
如：循环顶（底）部分分支总是预测为不满足（满足）。能达65%-85%的预测准确率
    - 动态预测：**
      - 根据程序执行的历史情况，进行动态预测调整，能达90%的预测准确率
  - 注：采用分支预测方式时，流水线控制必须确保错误预测指令的执行结果不能生效，而且要能从正确的分支地址处重新启动流水线工作
- 方法4：延迟分支（Delayed branch）（通过编译程序优化指令顺序！）
  - 把分支指令前面与分支指令无关的指令调到分支指令后面执行，也称延迟转移

另一种控制冒险：[异常或中断控制冒险的处理](#)

Pipeline.73 2009/5/26日星期二

### 简单（静态）分支预测方法

- 基本做法**
  - 总预测条件不满足(not taken)，即：继续执行分支指令的后续指令  
可加启发式规则：
  - 在特定情况下总是预测满足(taken)，其他情况总是预测不满足
  - 预测失败时，需把流水线中**三条错误预测指令丢弃掉**
    - 将三条丢弃指令的控制信号值设置为0，使其后续过程中执行nop操作  
(注：涉及到当时在IF、ID和EX三个阶段的指令)
- 性能**
  - 如果转移概率是50%，则预测正确率仅有50%
- 预测错误的代价**
  - 预测错误的代价与何时能确定是否转移有关。越早确定代价越少
  - 可以把“是否转移”的确定工作提前，而不要等到MEM阶段才确定

**那最早可以提前到哪个阶段呢？** [SKIP](#)

Pipeline.74 2009/5/26日星期二

### 复习：Control Hazard现象

虽然Beq指令在第四周期取出，但：  
 • “是否转移”在Mem阶段确定，目标地址在第七周期才被送到PC输入端  
 • 第八周期才取出目标地址处的指令执行  
 结果：在取目标指令之前，已有三条指令被取出，取错了三条指令！

发生转移时，要在流水线中清除Beq后面的三条指令，分别在EXE、ID、IF段中  
 延迟损失时间片C：发生转移时，给流水线带来的延迟损失 [BACK](#)  
 这里 C=3

Pipeline.75 2009/5/26日星期二

### 简单（静态）分支预测方法

- 缩短分支延迟，减少错误预测代价
  - 可以通过调整“转移地址计算”和“分支条件判断”操作到ID阶段来缩短延迟
    - 将转移地址生成从MEM阶段移到ID阶段，可以吗？为什么？  
(是可能的：IF/ID流水段寄存器中已经有PC的值和立即数)
    - 将“判0”操作从EX阶段移到ID阶段，可以吗？为什么？  
(用逻辑运算(如，先按位异或，再结果各位相或)来直接比较Rs和Rt的值)  
(简单判断用逻辑运算，复杂判断可以用专门指令生成条件码)  
(许多条件判断都很简单)
- 预测错误的检测和处理（称为“冲刷、冲洗”-- Flush）
  - 当Branch=1并且Zero=1时，发生转移（taken）
  - 增加控制信号：IF.Flush=Branch and Zero，取值为1时，说明预测失败
  - 预测失败(条件满足)时，完成以下两件事（延迟损失时间片C=1时）：
    - 将转移目标地址->PC
    - 清除IF段中取出的指令，即：将IF/ID中的指令字清0，转变为nop指令

原来要清除三条指令，调整后只需要清除一条指令，因而只延迟一个时钟周期，每次预测错误减少了两个周期的代价！

Pipeline.76 2009/5/26日星期二

### 带静态分支预测处理的数据通路

IF.Flush=Branch and Zero  
 转移目标地址 (72)->PC  
 40#指令 beq \$1,\$3, 7的ID阶段  
 sub \$3, \$5, \$1  
 add \$1, \$5, \$2  
 beq \$1, \$3, 7

若\$1或\$3和前面指令数据相关，会怎么样？  
 • 上上条指令的EXE段结果可转发回来进行判断  
 • 上条指令的EXE段结果来不及转发回来，引起1次阻塞！ [BACK](#)





Pipeline.77 2009/5/26日星期二






### 动态分支预测方法

- 简单的静态分支预测方法的预测成功率不高，应考虑动态预测
- 动态预测基本思想：**
  - 利用最近转移发生的情况，来预测下一次可能发生的转移
  - 预测后，在实际发生时验证并调整预测
  - 转移发生的历史情况记录在BHT中（有多个不同的名称）
    - 分支历史记录表BHT (Branch History Table)
    - 分支预测缓冲BPB (Branch Prediction Buffer)
    - 分支目标缓冲BTB (Branch Target Buffer)
  - 每个表项由分支指令地址的低位索引，放在IF阶段就可以取到预测位
  - 低位地址相同的分支指令共享一个表项，所以，可能取的是其他分支指令的预测位。会不会有问题？
  - 由于仅用于预测，所以不影响执行结果

现在几乎所有的处理器都采用动态预测 (dynamic predictor)

Pipeline.78 2009/5/26日星期二





### (缺页) 异常处理时要考虑的一些细节

- 缺页异常结束后，回到哪里继续执行？
  - 指令缺页：**重新执行发生缺页的指令
  - 数据缺页：**
    - 简单指令（仅一次访存）：**强迫指令结束，重新执行缺页指令
    - 复杂指令（多次访存）：**可能会发生多次缺页，指令被中止在中间某个阶段，缺页处理后，从中间阶段继续执行；因而，需要能够保存和恢复中间机器状态
- 异常发生后，又发生新的异常，怎么办？
  - 在发现异常、转到异常处理程序中，若在保存正在运行进程的状态时又发生了新的异常，则因为要处理新的异常，会把原来进程的状态和保存的返回断点破坏掉，所以，应该有一种机制来“禁止”响应新的异常处理
  - 通过“中断/异常允许”状态位（或“中断/异常允许”触发器）来实现
  - “中断/异常允许”状态位置1，则“开中断”（允许异常），清0则“关中断”（禁止异常）
  - OS通过管态指令来设置该位的状态

Pipeline.91 2009年5月26日星期二

### 三种处理器实现方式的比较

- 单周期、多周期、流水线三种方式比较
- 假设各主要功能单元的操作时间为：
  - 存储单元：200ps
  - ALU和加法器：100ps
  - 寄存器堆（读/写）：50ps
- 假设MUX、控制单元、PC、扩展器和传输线路都没有延迟，指令组成为：25%取数、10%存数、52%ALU、11%分支、2%跳转
- 则下面实现方式中，哪个更快？快多少？
  - (1) 单周期方式：每条指令在一个固定长度的时钟周期内完成
  - (2) 多周期方式：每类指令时钟数：取数-5，存数-4，ALU-4，分支-3，跳转-3
  - (3) 流水线方式：每条指令分取指令、取数/译码、执行、存储器存取、写回五阶段
    - 假定没有结构冒险，数据冒险采用转发处理，分支延迟槽为1，预测准确率为75%；不考虑异常、中断和访问缺失引起的流水线冒险

Pipeline.92 2009年5月26日星期二

### 三种处理器实现方式的比较

解：CPU执行时间=指令条数×CPI×时钟周期长度

三种方式的指令条数都一样，所以只要比较CPI和时钟周期长度即可。

Instruction class	Functional units used by the instruction class					
R-type	Instruction fetch	Register access	ALU	Register access		
Load word	Instruction fetch	Register access	ALU	Memory access	Register access	
Store word	Instruction fetch	Register access	ALU	Memory access		
Branch	Instruction fetch	Register access	ALU			
Jump	Instruction fetch					

各指令类型要求的时间长度为：

Instruction class	Instruction memory	Register read	ALU operation	Data memory	Register write	Total
R-type	200	50	100	0	50	400 ps
Load word	200	50	100	200	50	600 ps
Store word	200	50	100	200		550 ps
Branch	200	50	100	0		350 ps
Jump	200					200 ps

Pipeline.93 2009年5月26日星期二

### 三种处理器实现方式的比较

对于单周期方式：

时钟周期将由最长指令来决定，应该是load指令，为600ps  
所以，N条指令的执行时间为 $600N(\text{ps})$

对于多周期方式：

时钟周期将取功能部件最长所需时间，应该是存取操作，为200ps  
根据各类指令的频度，计算平均时钟周期数：  
 $\text{CPU时钟周期} = 5 \times 25\% + 4 \times 10\% + 4 \times 52\% + 3 \times 11\% + 3 \times 2\% = 4.12$   
所以，N条指令的执行时间为 $4.12 \times 200 \times N = 824N(\text{ps})$

对于流水线方式：

Load指令：当发生Load-use依赖时，执行时间为2个时钟，否则1个时钟，故平均执行时间为1.5个时钟；  
Store、ALU指令：1个时钟；  
Branch指令：预测成功时，1个时钟，预测错误时，2个时钟，  
所以：平均约为： $.75 \times 1 + .25 \times 2 = 1.25$ 个；  
Jump指令：2个时钟（总要等到译码阶段结束才能得到转移地址）  
平均CPI为： $1.5 \times 25\% + 1 \times 10\% + 1 \times 52\% + 1.25 \times 11\% + 2 \times 2\% = 1.17$   
所以，N条指令的执行时间为 $1.17 \times 200 \times N = 234N(\text{ps})$

Pipeline.94 2009年5月26日星期二

### 流水线冒险对程序性能的影响

- 结构冒险对浮点运算的性能影响较大，因为浮点运算单元不能有效被流水化，可能造成运算单元的资源冲突
- 控制冒险更多出现在整数运算程序中，因为分支指令对应于循环或选择结构，大多由整数运算结果决定分支
- 数据冒险在整数运算程序和浮点运算程序中都一样
  - 浮点程序中的数据冒险容易通过编译器优化调度来解决
    - 分支指令少
    - 数据访问模式较规则
  - 整数程序的数据冒险不容易通过编译器优化调度解决
    - 分支指令多
    - 数据访问模式不规则
    - 过多使用指针

Pipeline.95 2009年5月26日星期二

### 第二讲小结

- 流水线冒险的几种类型：
  - 资源冲突、数据相关、控制相关（改变指令流的执行方向）
- 数据冒险的现象和对策
  - 数据冒险的种类
    - 相关的数据是ALU结果，可以通过转发解决
    - 相关的数据是DM读出的内容，随后的指令需被阻塞一个时钟
  - 数据冒险和转发
    - 转发检测 / 转发控制
  - 数据冒险和阻塞
    - 阻塞检测 / 阻塞控制
- 控制冒险的现象和对策
  - 静态分支预测技术
  - 缩短分支延迟技术
  - 动态分支预测技术
- 异常和中断是一种特殊的控制冒险
- 访存缺失（Cache缺失、TLB缺失、缺页）会引起流水线阻塞

Pipeline.96 2009年5月26日星期二

### 第三讲 高级流水线技术

- 高性能流水线 - 指令级并行(ILP)技术
  - 超流水线
  - 多发射流水线
    - 静态多发射 (VLIW处理器+编译器静态调度)
    - 动态多发射 (超标量处理器+动态流水线调度)
- 静态多发射 (VLIW-超长指令字)
  - 编译器静态推测完成“指令打包”和“冒险处理”
  - MIPS 2-发射流水线数据通路
  - 循环展开指令调度
  - IA-64的EPIC技术
- 动态多发射
  - 动态多发射流水线的通用模型
  - 动态多发射流水线的执行模式
    - 按序发射、按序完成
    - 按序发射、无序完成
    - 无序发射、无序完成
  - Pentium 4 动态多发射流水线
    - 超流水、超标量、动态调度、无序发射、无序完成

Pipeline.97 2009年5月26日星期二

### 提高性能措施—实现指令级并行

- 流水线实现了指令流内部的并行，这种并行称为指令级并行 (ILP)
- 有两种指令级并行策略
  - 超流水线 (Super-pipelineing)
    - 级数更多的流水线 CPI=? CPI=1
    - 理想情况下，流水线的加速比与流水段的数目成正比
    - (即：理想情况下，流水段越多，时钟周期越短，指令吞吐率越高)
    - 但是，它是有极限的！可以怎样突破极限呢？
  - 多发射流水线 (Multiple issue pipelining)
    - 多条指令(如整数运算、浮点运算、装入/存储等)同时启动并独立运行
    - 前提：有多个执行部件。如：定点、浮点、乘/除、取数/存数部件等
    - 结果：能达到小于1的CPI，定义CPI的倒数为IPC
    - (例如：四路多发射流水线的理想IPC为4)
    - 需要实现以下两个主要任务
      - 指令打包：分析每个周期发射多少条？哪些指令可以同时发射？
      - 冒险处理：由编译器静态调整指令或在运行时由硬件处理
    - 实现上述两个主要任务的基础—推测技术
    - 两种实现方法
      - 静态多发射：由编译器在编译时静态完成指令打包或冒险处理
      - 动态多发射：由硬件在执行时动态完成指令打包或冒险处理

Pipeline.98 2009年5月26日星期二

### 实现多发射技术的基础—推测

- 推测技术：由编译器或处理器猜测指令执行结果，并以此来调整指令执行顺序，使指令的执行能达到最大可能的并行
  - 指令打包的决策依赖于“推测”的结果
    - 可根据指令间的相关性来进行推测
      - 与前面指令不相关的指令可以提前执行
    - 可对分支指令进行推测
      - 可提前执行分支目标处的指令
    - 预测仅是“猜测”，有可能推测错误，故需有推测错误检测和回滚机制
    - 推测错误时，会增加额外开销
  - 有“软件推测”和“硬件推测”两种
    - 软件推测：编译器通过推测来静态重排指令（一定要正确！）
    - 硬件推测：处理器在运行时通过推测来动态调度指令

[BACK](#) Pipeline.99 2009年5月26日星期二

### 静态多发射处理器

- 由编译器在编译时，进行相关性分析和静态分支预测，以静态完成“指令打包”或“冒险处理”
  - 指令打包（将同时发射的多条指令合并到一个长指令中）
    - 将一个周期内发射的多个指令看成一条多个操作的长指令，称为一个“发射包”
    - “静态多发射”最初被称为“超长指令字” (VLIW-Very Long Instruction Word)，采用这种技术的处理器被称为VLIW处理器
    - 在同一个周期内发射的指令类型是受限制的
      - 例如：只能是一条ALU指令/分支指令、一条Load/Store指令
    - IA-64采用这种方法，Intel称其为EPIC (Explicitly Parallel Instruction Computer)—显式并行指令计算机
  - 冒险处理（主要是数据冒险和控制冒险）
    - 做法1：完全由编译器通过代码调度和插入nop指令来消除所有冒险，无需硬件实现冒险检测和流水线阻塞
    - 做法2：由编译器通过静态分支预测和代码调度来消除同时发射指令间内部依赖，由硬件检测数据冒险并进行流水线阻塞
      - 即：保证打包指令内部不会出现冒险！

Pipeline.100 2009年5月26日星期二

### 静态多发射处理器实例


- 实例：MIPS ISA 指令集的静态多发射---2发射处理器

Instruction type	Pipe stages				
	IF	ID	EX	MEM	WB
ALU or branch instruction	IF	ID	EX	MEM	WB
Load or store instruction	IF	ID	EX	MEM	WB
ALU or branch instruction	IF	ID	EX	MEM	WB
Load or store instruction	IF	ID	EX	MEM	WB
ALU or branch instruction	IF	ID	EX	MEM	WB
Load or store instruction	IF	ID	EX	MEM	WB
ALU or branch instruction	IF	ID	EX	MEM	WB
Load or store instruction	IF	ID	EX	MEM	WB

要使原来的MIPS处理器能够同时处理两条流水线，数据通路需要做哪些改进？

- 同时要能取并译码两条指令，怎么办？
  - 将两条指令打包成64位长指令，前面为ALU/Branch，后面为lw/sw
  - 没有配对指令时，就用nop指令代替
  - 将64位长指令中的两个操作码同时送到控制器（指令译码器）进行译码
- 两条指令同时要读两个寄存器（和lw配对时）或写寄存器（和lw配对时），怎么办？
  - 增加一个读口和一个写口
- 两条指令同时要使用ALU进行运算，怎么办？
  - 增加一个ALU（包括2组输入总线和1组输出总线）

Pipeline.101 2009年5月26日星期二



## 2发射流水线的特点

- 优点：潜在性能将提高大约2倍（实际上达不到！）
- 缺点：
  - 为消除结构冒险，需增加额外部件
  - 增加潜在的由数据冒险和控制冒险导致的性能损失
    - 例1：对于Load-use数据冒险
      - 单发射流水线：只有一条指令延迟
      - 2发射流水线：有一个周期（2条指令）延迟
    - 例2：对于ALU-Load/Store数据冒险
      - 单发射流水线：可用“转发”技术使ALU结果直接转发到Load/Store指令的EXE阶段
      - 2发射流水线：两条指令同时进行，ALU的结果不能直接转发，因而不能提供给与其配对的Load/Store指令使用，只能延迟一个周期

为了更有效地利用多发射处理器的并行性，必须有更强大的编译器，能够充分消除指令间的依赖关系，使指令序列达到最大的并行性！

Pipeline.103

2009/5/26日星期二

### 例：2发射MIPS指令调度

- 以下是一个循环代码段
 

Loop:	lw	\$t0, 0(\$s1)	
	addu	\$t0, \$t0, \$s2	
	sw	\$t0, 0(\$s1)	
	addi	\$s1, \$s1, -4	
	bne	\$s1, \$zero, Loop	
- 前三条和后两条各具有相关性  
可把第四条指令移到第一条后面  
sw指令是否有问题？怎么办？  
\$s1被减4，故sw指令偏移改为4  
能否把addi和lw配成一对？  
冒险：同时对同一个寄存器读，且  
读后要写，取决于寄存器如何设计  
(能看出这段程序的功能吗？)  
循环内进行的是数组访问！
- 为了能在2发射MIPS流水线中有效执行，该怎样重新排列指令  
调度方案如下：没有指令配对时，用nop指令代替

Loop:	ALU or branch instruction	Data transfer instruction	Clock cycle
	lw	\$t0, 0(\$s1)	1
	addi	\$s1,\$s1,-4	2
	addu	\$t0,\$t0,\$s2	3
	bne	\$s1,\$zero,Loop	4
	sw	\$t0, 4(\$s1)	

一个循环内，五条指令在四个时钟内完成，实际CPI为0.8，即：IPC=1.25  
在循环中访问数组的更好的调度技术是“循环展开”

Pipeline.104

2009/5/26日星期二

### 用“循环展开”技术进行指令调度

- 基本思想：展开循环体，生成多个副本，在展开的指令中统筹调度
- 上例采用“循环展开”后的指令序列是什么？
  - 为简化起见，假定循环执行次数是4的倍数
  - “循环展开”4次后循环内每条指令（lw, addu, sw，与数组访问相关）有4条再加上1条addi和1条bne，共14条指令
  - 指令最佳调度序列如下：为何第一条指令将\$s1减16？与\$t0关联的指令偏移为何不同？

Loop:	ALU or branch instruction	Data transfer instruction	Clock cycle
	addi \$s1,\$s1,-16	lw \$t0, 0(\$s1)	1
		lw \$t1,12(\$s1)	2
	addu \$t0,\$t0,\$s2	lw \$t2, 8(\$s1)	3
	addu \$t1,\$t1,\$s2	lw \$t3, 4(\$s1)	4
	addu \$t2,\$t2,\$s2	sw \$t0, 16(\$s1)	5
	addu \$t3,\$t3,\$s2	sw \$t1,12(\$s1)	6
		sw \$t2, 8(\$s1)	7
		sw \$t3, 4(\$s1)	8
	bne \$t1,\$zero,Loop		

14条指令用了8个时钟，CPI达到8/14=0.57。好处：充分利用并行，并消除部分循环分支！  
需要用到“重命名寄存器”技术，多用了三个临时寄存器\$t1,\$t2,\$t3，消除了名字依赖关系（非真实依赖，只是寄存器名相同而已）  
代价是什么？多用了三个临时寄存器，并增加了代码大小（存储空间变大）

Pipeline.105

2009/5/26日星期二

### 循环展开后的偏移量

Loop:	ALU or branch instruction	Data transfer instruction	Clock cycle
	addi \$s1,\$s1,-16	lw \$t0, 0(\$s1)	1
		lw \$t1,12(\$s1)	2
	addu \$t0,\$t0,\$s2	lw \$t2, 8(\$s1)	3
	addu \$t1,\$t1,\$s2	lw \$t3, 4(\$s1)	4
	addu \$t2,\$t2,\$s2	sw \$t0, 16(\$s1)	5
	addu \$t3,\$t3,\$s2	sw \$t1,12(\$s1)	6
		sw \$t2, 8(\$s1)	7
		sw \$t3, 4(\$s1)	8
	bne \$t1,\$zero,Loop		

第一条指令将\$s1减16，使指令执行后，\$s1的值变成了循环结束时\$s1的值  
所以循环体内各数组元素的访问指令的偏移量依次为：  
16 - 数组元素1, 12 - 数组元素2, 8 - 数组元素3, 4 - 数组元素4  
为什么第一个周期中的lw指令的偏移量为0？  
因为第一个周期中的lw指令进行地址计算时，addi指令的执行结果还没有写到\$s1中，所以，此时\$s1中还是原来的值？  
为什么第一条addu指令不放在第二周期？  
为了避免load-use数据冒险！  
当循环次数不是4的倍数时，这样做就有问题！  
可见，编译器和机器结构密切相关！系统程序员必须非常了解机器结构！编译器的好坏直接影响机器的性能！

Pipeline.106

2009/5/26日星期二

### 实例：Intel IA-64架构

- IA-64类似于64位MIPS架构，是Register-Register型的RISC风格指令集
- 但有独特性：要求编译器显式地给出指令级的并行性，Intel称其为EPIC  
Explicitly Parallel Instruction Computer—显式并行指令计算机
- 与MIPS-64架构的区别
  - 更多寄存器：128个整数、128个浮点数、8个专用分支、64个1位谓词
  - 支持寄存器窗口重叠技术
  - 同时发射的指令组织在指令包(bundle)中
  - 引入特殊的谓词化技术，以支持推测执行和消除分支，提高指令级并行度
- EPIC的实现技术
  - 指令组(Instruction Group)：相互间没有寄存器级数据依赖的指令序列
    - 指令组长度任意，用“停止标记”在指令组之间明显标识
    - 指令组内部的所有指令可并行执行，只要有足够硬件且无内存操作依赖
  - 指令包：同时发射的指令重新编码并形成指令包
    - 长度为128，由5位长的模板字段、三个41位长的指令组成
    - 模板字段对应于以下五类功能部件中的三条指令  
整数ALU、非整数ALU（移位和多媒体）、访存、浮点、分支
  - 谓词化：将指令的执行与谓词相关联，而不是与分支指令关联

Intel IA-64是?发射流水线？ 3-发射流水线！ BACK 2009/5/26日星期二

Pipeline.107






2009/5/26日星期二







### RISC的通用寄存器





- RISC机采用大量寄存器
- 其目的：
  - 减少程序访问存储器的次数
- RISC机寄存器的组织方式有两种：
  - 重叠寄存器窗口技术ORW（硬件方法）
    - 执行过程调用和返回时，利用寄存器组而不是存储器来完成参数传递
    - 通过重叠窗口技术，使得不再需要保存和恢复寄存器内容
    - 可大大提高了程序执行的速度
  - 优化寄存器分配技术（软件方法）
    - 规定一套寄存器分配算法
    - 通过编译程序的优化处理来充分利用寄存器资源
    - 编译器为那些在一定的时间内使用最多的变量分配寄存器

BACK 2009/5/26日星期二

Pipeline.108







## 本章总结1


- 指令流水线的设计
  - 将每条指令的执行规整化为若干个同样的流水阶段
  - 每个流水阶段的执行时间一样，都等于一个时钟
  - 理想情况下，每个时钟有一条指令进入流水线，也有一条指令执行结束
  - 每个流水段中的部件都是组合逻辑加寄存器，组合逻辑中产生的结果在时钟到来时被存储到寄存器（如：程序计数器、条件码寄存器、流水线寄存器等）。
  - 每两个相邻流水段之间的流水线寄存器，用以记录所有在后面阶段要用到的各种信息，有哪些呢？
    - 控制信号、指令的代码、参加运算的操作数、指令运算结果、指令异常信息、寄存器读口地址、寄存器写口地址、存储器地址、新的PC值等。
  - 指令译码得到的控制信号通过流水线寄存器传送到后面各个流水段中

Pipeline.127

2009年5月26日星期二

## 本章总结2

### 单周期, 多周期 和 流水线比较



Pipeline.128

2009年5月26日星期二

## 本章总结3

- 指令流水线的局限性
  - 并不是每条指令都有相同多个流水段
  - 并不是每个流水段都一样长
  - 随着流水线深度的增加，流水线寄存器的额外开销比例也增大
  - 指令在资源冲突、数据相关或控制相关时会发生流水线冒险
- 指令流水线的执行效率
  - 吞吐率：比非流水线方式下大大提高
  - 指令执行时间：相对于非流水线方式，一条指令的执行时间延长了
- 提高流水线指令效率的高级流水线技术
  - 超流水线：级数更多的流水线
  - 多发射流水线：同时发射多条指令的流水线
    - 静态多发射：VLIW结构、编译器静态推测
    - 动态多发射：超标量结构、硬件动态推测调度

Pipeline.129

2009年5月26日星期二

## 本章总结4

- 结构冒险（资源冲突）：多条指令同时使用同一个功能部件
  - 规定每个功能部件在一条指令中只能被用一次
  - 规定每个功能部件只能在某个特定的阶段被用
  - 指令存储器(Code Cache)和数据存储器(Data Cache)分开
- 数据冒险（数据相关）：前面指令的结果是后面指令的操作数
  - 软件阻塞：（如：编译器）在后面的数据相关指令前插入nop指令
  - 硬件阻塞：在后面数据相关指令的特定流水段插入“气泡”以“阻塞”指令继续执行，直到取得所需数据为止
  - “转发”（旁路）：把前面指令执行过程中得到的数据直接传送到后面指令。
  - 对于取数后直接使用的情况（如：Load指令取出的数据是随后的运算指令的操作数），则采用“阻塞加转发”的方式解决数据冒险

Pipeline.130

2009年5月26日星期二

## 本章总结5

- 控制冒险（控制相关）：返回指令、分支指令等可能改变顺序增量的PC值，由于获取转移目标地址的时间较长，使得在目标地址产生前已经有指令被取到流水线中，如果已经取出执行的指令不是正确的指令，则发生控制冒险
  - 软件阻塞：（如：编译器）在控制相关指令后面插入nop指令
  - 硬件阻塞：在控制相关指令后面的指令被取出前插入“气泡”，使流水线停顿若干时钟，直到控制相关指令得到正确的PC值为止
  - 采用“分支预测”技术。简单（静态）地预测每次分支结果都一样，或根据分支指令执行历史进行动态预测，动态预测能达到90%以上的成功率
  - 采用延迟分支技术。将前面一条与分支指令无关的指令放到分支指令后面执行，这样，流水线不会发生阻塞现象。这种对指令顺序进行调整的工作在程序编译阶段完成

Pipeline.131

2009年5月26日星期二

## 第七章作业

- 2 (1) (5) (6) (7) (8)
- 3、4、5、6、7、8、9、10

## 6月2号文作业

Pipeline.132

2009年5月26日星期二