

Ch 6: CPU - Datapath and Control

中央处理器：数据通路和控制器

第一讲 单周期数据通路的设计

第二讲 单周期控制器的设计

第三讲 多周期处理器的设计

第四讲 微程序控制器设计与异常处理

第一讲 单周期数据通路的设计

主要 内容

- CPU的功能及其与计算机性能的关系
- 数据通路的位置
- 单周期数据通路的设计
 - 数据通路的功能和实现
 - 操作元件（组合逻辑部件）
 - 状态 / 存储元件（时序逻辑部件）
 - 数据通路的定时
- 选择MIPS指令集的一个子集作为CPU的实现目标
 - 下条指令地址计算与取指令部件
 - R型指令的数据通路
 - 访存指令的数据通路
 - 立即数运算指令的数据通路
 - 分支和跳转指令的数据通路
- 综合所有指令的数据通路

singlepath.2

CPU功能及其与计算机性能的关系

- CPU执行指令的过程:
 - 取指令
 - PC+1送PC
 - 指令译码
 - 进行主存地址运算
 - 取操作数
 - 进行算术 / 逻辑运算
 - 存结果
 - 判断和检测“异常”事件
 - 若有异常，则自动切换到异常处理程序
 - 检测是否有“中断”请求，有则转中断处理
- CPU的实现与计算机性能的关系
 - 计算机性能(程序执行快慢)由三个关键因素决定:
 - 指令数目、时钟周期、CPI
 - 指令数目由编译器和指令集决定
 - 时钟周期和CPI由CPU的实现来决定

因此，CPU的设计与实现非常重要！它直接影响计算机的性能。

singlepath.3

问题：
“取指令”一定在最早开始做吗？
“PC+1”一定在译码之前做吗？
“译码”须在指令执行前做吗？
“异常”和“中断”的差别是什么？

CPU的基本功能


- (1) 控制指令执行顺序
- (2) 控制指令执行操作
- (3) 控制操作时序
- (4) 对数据进行运算
- (5) 对访存或I/O访问进行控制
- (6) 异常和中断处理

组成指令功能的四种基本操作

- 每条指令的功能总是由以下四种基本操作来实现：
 - (1) 读取某一主存单元的内容，并将其装入某个寄存器；
 - (2) 把一个数据从某个寄存器存入给定的主存单元中；
 - (3) 把一个数据从某个寄存器送到另一个寄存器或者ALU；
 - (4) 进行某种算术运算或逻辑运算，将结果送入某个寄存器。
- 操作功能可形式化描述
 - 描述语言称为寄存器传送语言RTL (Register Transfer Language)
 - 本章所用的RTL规定如下：
 - (1) 用R[r]表示寄存器r的内容；
 - (2) 用M[addr]表示读取主存单元addr的内容；
 - (3) 传送方向用“←”表示，传送源在右，传送目的在左；
 - (4) 程序计数器PC直接用PC表示其内容；
 - (5) 用OP[data]表示对数据data进行OP操作。


singlepath.4

CPU基本组成原理图















singlepath.5







数据通路的位置







- 计算机的五大组成部分：Processor (包含Control和Datapath)、Memory、Input、Output。
- 什么是数据通路（DataPath）？
 - 指令执行过程中，数据所经过的路径，包括路径中的部件。它是指令的执行部件。
- 控制器（Control）的功能是什么？
 - 对指令进行译码，生成指令对应的控制信号，控制数据通路的动作。
能对指令的执行部件发出控制信号，是指令的控制部件。







singlepath.6

















singlepath.37




singlepath.38




singlepath.39








singlepath.40



singlepath.41



singlepath.42



第二讲 单周期控制器的设计


主要内容

- 考察每条指令在数据通路中的执行过程和设计到的控制信号的取值
 - 公共操作: 取指令和计算下址PC
 - R-Type指令 (add / sub)
 - 立即数指令 (ori)
 - 访存指令 (lw / sw)
 - 分支指令 (beq)
 - 跳转指令 (j)
- 汇总各指令的控制信号取值
 - 分两类控制信号: 直接送往数据通路 / 送往局部控制单元
- 分析ALU操作对应的控制信号与func字段之间的关系
- 设计ALU局部控制单元
- 设计主控制单元

singlepath.49

The Big Picture: Where are We Now?

- The Five Classic Components of a Computer




- 下一个目标: 设计单周期数据通路的控制器。

设计方法:

- 根据每条指令的功能, 分析控制信号的取值, 并在表中列出。
- 根据列出的指令和控制信号的关系, 写出每个控制信号的逻辑表达式。

singlepath.50

ADD / SUB 指令



◦ add rd, rs, rt

- M[PC] 取指 (每条指令一样)
- R[rd] ← R[rs] + R[rt] 实际操作 (每条指令可能不同)
- PC ← PC + 4 计算顺序执行时PC的值 (每条指令一样)

singlepath.51


Add / Sub操作开始时取指部件中的动作

- 取指令: Instruction ← M[PC]

• 所有指令都相同


新指令还没有取出译码, 所以控制信号的值还是原来指令的旧值。

新指令还没有执行, 所以标志也为旧值。



singlepath.52

指令译码后R型指令 (Add / Sub) 操作过程




singlepath.53







R型指令 (Add / Sub) 最后阶段取指部件中的动作



- PC ← PC + 4

• 除 Branch and Jump以外的指令都相同



singlepath.54





综合分析结果，得到如下指令与控制信号的关系表

	func	10 0000	10 0010	We Don't Care :-)				
	op	00 0000	00 1101	00 1101	10 0011	10 1011	00 0100	00 0010
add	sub	ori	lw	sw	beq	jump		
RegDst	1	1	0	0	x	x	x	
ALUsrc	0	0	1	1	1	0	x	
MemtoReg	0	0	0	1	x	x	x	
RegWrite	1	1	1	1	0	0	0	
MemWrite	0	0	0	0	1	0	0	
Branch	0	0	0	0	0	1	0	
Jump	0	0	0	0	0	0	1	
ExtOp	x	x	0	1	1	x	x	
ALUctr<2:0>	Add	Subtract	Or	Add	Add	Subtract	xxx	

R-type	31	26	21	16	11	6	0	
	op	rs	rt	rd	shamt	funct		add, sub
I-type		op	rs	rt		immediate		ori, lw, sw, beq
J-type		op			target address			jump

singlepath.63

主控制单元和ALU局部控制单元

MIPS指令格式中指示操作性质的字段有两个：op(主控) 和 func (ALU局控)。

op	00 0000	00 1101	10 0011	10 1011	00 0100	00 0010
R-type	ori	lw	sw	beq	jump	
RegDst	1	0	0	x	x	x
ALUsrc	0	1	1	1	0	x
MemtoReg	0	0	1	x	x	x
RegWrite	1	1	1	0	0	0
MemWrite	0	0	0	1	0	0
Branch	0	0	0	0	1	0
Jump	0	0	0	0	0	1
ExtOp	x	0	1	1	x	x
ALUctr	Add/Subtract	Or	Add	Add	Subtract	xxx

ALUctr的值取决于ALUop和func，其他控制信号仅取决于op
ALUop有5种情况，N至少应为3！哪5种？
R、I-ori、I-lw/sw、I-beq、J
singlepath.64

ALUop和“func”字段的译码

ALUop的编码定义如下：书P182表6.3中ori和beq只能有一个x，否则编码冲突！

ALUop (Symbolic)	R-type	ori	lw	sw	beq	jump
"R-type"	Or	Add	Add	Subtract	xxx	
ALUop<2:0>	1 xx	0 10	0 00	0 00	0x1	xxx

问题：ALUop能否仅用2位？ R-Type取1xx，不会发生编码冲突！
能！因为jump时任意，故可仅用两位：R:11, I-ori:10, I-beq:01, I-lw/sw:00, J-xx

R-type	31	26	21	16	11	6	0
	000000	rs	rt	rd	shamt	funct	
func<5:0>	Instruction Operation	ALUctr<2:0>	ALU Operation				
10 0000	add	000	Add				
10 0010	subtract	001	Subtract				
10 0100	and	100	And				
10 0101	or	101	Or				
10 1010	set-on-less-than	010	Subtract				

ALUctr与func后4位有关，需建立ALUctr与ALUop和func后四位之间对应关系

singlepath.65

ALUctr控制信号的真值表

建立ALUop, func后4位和ALUctr之间的关系表
由关系表可得出ALUctr的逻辑表达式：
 $ALUctr[i] = f(ALUop[i], func[i])$

func<3:0>	Instruction Op.
0000	add
0010	subtract
0100	and
0101	or
1010	set-on-less-than

ALUop bit2	bit1	bit0	func bit<3>	func bit<2>	func bit<1>	func bit<0>	ALU Operation	ALUctr bit<2>	ALUctr bit<1>	ALUctr bit<0>
0	0	0	x	x	x	x	Add	0	0	0
0	x	1	x	x	x	x	Subtract	0	0	1
0	1	0	x	x	x	x	Or	1	1	0
1	x	x	0	0	0	0*	Add	0	0	0
1	x	x	0	0	1	0	Subtract	0	0	1
1	x	x	0	1	0	0	And	0	1	0
1	x	x	0	1	0	1	Or	1	1	0
1	x	x	1	0	0	0	Subtract	0	0	1

头三行是非R-Type，操作由ALUop决定，与func无关。R-Type时，操作完全由func决定。
singlepath.66 ALUctr可用更多位数，这样便于扩充，例如，可加入异或、移位等操作。

The Logic Equation for ALUctr<0>

从前面的真值表中，抽取出ALUctr[0]为1的行

ALUop bit<2> bit<1> bit<0>	func bit<3> bit<2> bit<1> bit<0>	ALUctr<0>
0 x 1	x x x x	1
1 x x	0 1 0 0	1
1 x x	1 0 1 0	1

This makes func<3> a don't care

$$\circ \text{ALUctr}<0> = \text{!ALUop}<2> \& \text{ALUop}<0> + \\ \text{ALUop}<2> \& \text{!func}<2> \& \text{func}<1> \& \text{!func}<0>$$

singlepath.67

The Logic Equation for ALUctr<1>

从前面的真值表中，抽取出ALUctr[1]为1的行

ALUop bit<2> bit<1> bit<0>	func bit<3> bit<2> bit<1> bit<0>	ALUctr<1>
0 1 0	x x x x	1
1 x x	0 1 0 0	1
1 x x	0 1 0 1	1

$$\circ \text{ALUctr}<1> = \text{!ALUop}<2> \& \text{ALUop}<1> \& \text{!ALUop}<0> + \\ \text{ALUop}<2> \& \text{!func}<3> \& \text{func}<2> \& \text{!func}<1>$$

singlepath.68

The Logic Equation for ALUctr<2>


从前面的真值表中，抽取出ALUctr[2]为1的行

ALUop bit<2> bit<1> bit<0>	func bit<3> bit<2> bit<1> bit<0>	ALUctr<2>
0 1 0	x x x x	1
1 x x	0 1 0 1	1

$$\circ \text{ALUctr}<2> = \text{!ALUop}<2> \& \text{ALUop}<1> \& \text{!ALUop}<0> + \\ \text{+ ALUop}<2> \& \text{!func}<3> \& \text{func}<2> \& \text{!func}<1> \& \text{func}<0>$$

singlepath.69

局部ALU控制单元逻辑



总结前面的结果，得到：

$$\begin{aligned} \circ \text{ALUctr}<0> &= \text{!ALUop}<2> \& \text{ALUop}<0> + \\ &\quad \text{ALUop}<2> \& \text{!func}<2> \& \text{func}<1> \& \text{!func}<0> \\ \circ \text{ALUctr}<1> &= \text{!ALUop}<2> \& \text{ALUop}<1> \& \text{!ALUop}<0> + \\ &\quad \text{ALUop}<2> \& \text{!func}<3> \& \text{func}<2> \& \text{!func}<1> \\ \circ \text{ALUctr}<2> &= \text{!ALUop}<2> \& \text{ALUop}<1> \& \text{!ALUop}<0> + \\ &\quad \text{ALUop}<2> \& \text{!func}<3> \& \text{func}<2> \& \text{!func}<1> \& \text{func}<0> \end{aligned}$$

根据以上逻辑方程，可实现局部ALU控制单元！

singlepath.70

主控制单元的真值表


op 6	Main Control	RegDst	ALUSrc	func 6	ALU	ALUctr 3
		:	ALUop 3		Control (Local)	
主控制单元的输出 主控制单元的输入	op	00 0000	00 1101	10 0011	10 1011	00 0100
	R-type	1	0	0	x	x
	ALUSrc	0	1	1	1	0
	MemoReg	0	0	1	x	x
	RegWrite	1	1	1	0	0
	MemWrite	0	0	0	1	0
	Branch	0	0	0	0	1
	Jump	0	0	0	0	0
	ExtOp	x	0	1	x	x
ALUop (Symbolic)	"R-type"	Or	Add	Add	Subtract	xxx
ALUop <2>		1	0	0	0	x
ALUop <1>		x	1	0	0	x
ALUop <0>		x	0	0	0	1

singlepath.71







考察每个控制信号的逻辑方程 (如：RegWrite)

op	00 0000	00 1101	10 0011	10 1011	00 0100	00 0010
RegWrite	1	1	1	0	0	0

$$\begin{aligned} \circ \text{RegWrite} &= \text{R-type} + \text{ori} + \text{lw} \\ &= \text{op}<5> \& \text{op}<4> \& \text{op}<3> \& \text{op}<2> \& \text{op}<1> \& \text{op}<0> \quad (\text{R-type}) \\ &+ \text{op}<5> \& \text{op}<4> \& \text{op}<3> \& \text{op}<2> \& \text{op}<1> \& \text{op}<0> \quad (\text{ori}) \\ &+ \text{op}<5> \& \text{op}<4> \& \text{op}<3> \& \text{op}<2> \& \text{op}<1> \& \text{op}<0> \quad (\text{lw}) \end{aligned}$$



singlepath.72



第二讲 小结

- 考察每条指令在单周期数据通路中的执行过程
- 每条指令在一个时钟周期内完成
- 每个时钟到来时，都开始进入取指令操作
 - 经过clk-to-Q，PC得到新值，经过access time后得到当前指令
 - 按三种方式分别计算下一条指令地址，在branch / zero / jump的控制下，选择其中之一送到PC输入端，但不会马上写到PC中，一直到下一个时钟到达时，才会更新PC。三种下址方式：
 - branch=jump=0: PC+4
 - branch=zero=1: PC+4+signExt[imm16]*4
 - jump=1: PC<31:28> concat target<25:0> concat "00"
- 指令取出后被译码，产生指令对应的控制信号
 - R-type指令: rd为目的寄存器，无访存操作，.....
 - ori指令: rt为目的寄存器，0扩展，无访存操作，.....
 - lw指令: rt为目的寄存器，计算地址、符号扩展，读内存，.....
 - sw指令: rt为源寄存器，计算地址、符号扩展，写内存，.....
- 汇总每条指令控制信号的取值，生成真值表，写出逻辑表达式，设计主控制逻辑和ALU局部控制逻辑

singlepath.79

第三讲 多周期处理器的设计

主要内容

- 多周期数据通路实现思想
- 单周期数据通路和多周期数据通路的区别
 - 通过简要分析LOAD指令分阶段执行过程，以加深理解单周期和多周期数据通路的差别
- 多周期通路中存储单元的“竞争”问题及其解决思路
- 详细分析7条指令在多周期通路中的执行过程
- 在分析执行过程基础上，分析每个周期内控制信号的取值，生成相应状态
- 综合生成所有指令的状态转换图
- 根据状态转换图，生成控制器输出的逻辑表达式
- 根据逻辑表达式，用PLA(硬布线)实现控制逻辑

singlepath.80

Drawback of Single Cycle Processor

- 单周期处理器的CPI为1，所有指令的执行时间都以最长的load指令为准
- 最长指令时间为: Cycle time must be long enough for the load instruction

PC's Clock -to-Q +
Instruction Memory Access Time +
Register File Access Time +
ALU Delay (address calculation) +
Data Memory Access Time +
Register File Setup Time +
Clock Skew
- 时钟周期远远大于其他指令实际所需的执行时间，效率极低
 - R-type指令、立即数运算指令不需要读内存
 - Store指令不需要写寄存器
 - 分支指令不需要访问内存和写寄存器
 - Jump 不需要ALU运算，不需要读内存，也不需要读/写寄存器


singlepath.81

多周期处理器的实现思想

- 单周期处理器的问题根源:
 - 时钟周期以最复杂指令所需时间为基准，太长！
- 解决思路:
 - 把指令的执行分成多个阶段，每个阶段在一个时钟周期内完成
 - 时钟周期以最复杂阶段所花时间为基准
 - 尽量分成大致相等的若干阶段
 - 规定每个阶段内最多只能完成：1次访存或1次寄存器堆读/写或1次ALU
 - 每步都设置相应的存储元件，每部执行结果都在下个时钟开始保存到相应单元
- 多周期处理器的好处:
 - 时钟周期短
 - 不同指令所用周期数可以不同，如：
 - Load: five cycles
 - Jump: three cycles
 - 允许功能部件在一条指令执行过程中被重复使用。如：
 - Adder + ALU (多周期时只用一个ALU，在不同周期可重复使用)
 - Inst. / Data mem (多周期时合用一个存储器，不同周期中重复使用)


singlepath.82

多周期数据通路















singlepath.83







Load指令分成5个阶段












singlepath.84












多周期控制器状态转换表

当前状态 S_5, S_4, S_3, S_2	指令操作码 $OP_5, OP_4, OP_3, OP_2, OP_1, OP_0$	下-状态 NS_5, NS_4, NS_3, NS_2
State2、3、5、7、9、11	0 0 0 0 0 0	0 0 0 0
State0 (IFetch)	0 0 0 0 0 1	0 0 0 1
State1 (ID/RFetch)	0 0 0 1 0 0 (beq)	0 0 1 0
State1 (ID/RFetch)	0 0 0 0 1 0 (jump)	0 0 1 1
State1 (ID/RFetch)	0 0 1 1 0 1 (ori)	0 1 0 0
State4 (OriExec)	0 1 0 1 0 1	0 1 0 1
State6 (REexec)	0 0 0 0 0 0 (R-type)	0 1 1 0
State6 (REexec)	1 0 0 0 1 1 (lw)	1 0 0 0
State1 (ID/RFetch)	1 0 1 0 1 1 (sw)	1 0 0 0
State8 (MemAddr)	1 0 1 0 1 1 (sw)	1 0 0 1
State8 (MemAddr)	1 0 0 0 1 1 (lw)	1 0 1 0
State10 (MemFetch)	1 0 1 0 1 1	1 0 1 1

以上功能可以由PLA电路来实现！

singlepath.112



第四讲 微程序设计和异常处理

主要内容

- 硬连线控制器设计的优点和缺点
- 微程序设计控制器的基本思想
- 微程序、微指令、微操作和微命令的概念及其关系
- 微指令格式设计
 - 微操作码字段
 - 水平微程序：不译法、字段直接编译法、字段间接编译法
 - 垂直微程序：垂直编译法
 - 下条微指令地址确定方式
 - 增量法（计数器法）
 - 断定法（下址字段法）
- MIPS指令子集的微程序控制器设计
- 为什么处理器设计要考虑异常的处理
- “异常”和“中断”的概念
- 如何在数据通路中加入异常处理部件
- 如何控制数据通路中的异常处理部件

singlepath.115

硬连线设计和微程序设计

硬连线设计的特点：

- 优点：速度快，适合于简单或规整的指令系统，例如，MIPS指令集。
缺点：它是一个多输入/多输出的巨大逻辑网络。对于复杂指令系统来说，结构庞大，实现困难，修改、维护不易；灵活性差。甚至无法用有限状态机描述！

简化控制器设计的一个方法：微程序设计

微程序控制器的基本思想：


- 仿照程序设计的方法，编制每个指令对应的微程序
- 每个微程序由若干条微指令构成，各微指令包含若干条微命令
- （一条微指令相当于一个状态，一个微命令就是状态中的控制信号）
- 所有指令对应的微程序放在只读存储器中，执行某条指令时，取出对应微程序中的各条微指令，对微指令译码产生对应的微命令，这个微命令就是控制信号。这个只读存储器称为控制存储器（Control Storage），简称控存CS。

微程序设计的特点：具有规整性、可维性和灵活性，但速度慢。

singlepath.116


微程序控制器的基本结构

- 输入：指令、条件码
- 输出：控制信号（微命令）
- 核心：控存CS
- μ PC：指出将要执行的微指令在CS中的位置
- μ IR：正在执行的微指令
- 每个时钟执行一条微指令
- 微程序第一条微指令地址由起始地址发生器产生
- 顺序执行时， μ PC+1
- 转移执行时，由控制转移字段指出对哪些条件码进行测试，转移地址发生器根据条件码修改 μ PC



singlepath.117

状态和微程序的对应关系



singlepath.118

微程序\微指令\微命令\微操作的关系

- 将指令的执行转换为微程序的执行
微程序是一个微指令序列
每条微指令是一个0/1序列，其中包含若干个微命令（即：控制信号）
每个微命令控制数据通路的执行
控制程序执行要解决什么问题？
(1) 指令的编码和译码
(2) 下条指令到哪里去取
微程序执行也要解决两个问题：
(1) 微指令中如何对微命令编码
(2) 下条微指令在哪里
微命令
微操作

singlepath.119

第一个问题：微指令格式的设计

微指令中包含了若干微命令、下条微指令地址（可选）、常数（可选）

微指令格式： μ OP μ ADD 常数

μ OP：微操作码字段，产生微命令； μ ADD：微地址码字段，产生下条微指令地址

- 微指令格式设计风格取决于微操作码的编码方式（微命令：控制信号）
- 微操作码编码方式：

不译法（直接控制法）
字段直接编译（译）法
字段间接编译（译）法
最小（最短、垂直）编译（译）法

水平型微指令风格

↓

↓

指令采用的是哪种编码方式？

· 水平型微指令

基本思想：相容微命令尽量多地安排在一条微指令中。

优点：微程序短，并行性高，适合于较高速度的场合。

缺点：微指令长，编码空间利用率较低，并且编制困难。

下面讨论第二个问题：

下条微指令的指定

· 垂直型微指令







基本思想：一条微指令只控制一、二个微命令。


优点：微指令短，编码效率高，格式与机器指令类似，故编制容易。

缺点：微程序长，一条微指令只能控制一、二个，并无并行，速度慢。

· 垂直型微指令面向算法描述，水平型微指令面向内部控制逻辑的描述

singlepath.120





字段间接编码法

- 基本思想：
 - 在字段直接编码法基础上，进一步压缩微指令长度。
 - 通过另一字段的编码或标志位来对某个字段的编码加以解释。
即：一个微命令字段可以表示多个微命令组，到底代表哪一组微命令，则由另一个专门的字段来确定。
 - 特点：

- 可进一步缩短微指令字的长度，节省存储容量。（意义不大！）
- 译码线路复杂，时间开销大。

BACK

最小(最短、垂直)编码法

◦ 基本思想:

- 采用指令编码思想（每条指令产生一个操作），每条微指令只包含一个微命令。即将所有微命令进行全编码。
采用这种方式编码的微指令称为垂直型微指令
由其组成的微程序称为垂直微程序。

特点：

- 能得到最短的微指令字。
 - 微程序规整、直观，易于编制。
 - 但并行能力差，速度慢，并且微程序长。

主要用在具有两级微程序的控制器设计中，用垂直微程序解释指令，用水平微程序解释垂直微指令。此时，水平微程序称为毫微程序。


BACK

第二个问题：下条微地址的确定方式

- 什么是微程序执行顺序的控制?
 - 指在现行微指令执行完毕后,怎样控制产生下一条微指令的地址。
 - 怎样控制微程序的执行顺序?
 - 通过在本条微指令中明显或隐含地指定下条微指令在控存中的地址来控制。
 - 微指令地址的产生方法有两种:
 - 增量(计数器)法:下条微指令地址~~包含~~在微程序计数器μPC中。
 - 断定(下址字段)法:在本条微指令中~~明显地~~指定下条微指令的地址。
 - 选择下条要执行的微指令有三种情况:
 - 第一条微指令:每条指令执行完,就会取出下条指令执行,当指令取出后,需要转移到下条指令对应的第一条微指令执行。
 - 顺序执行时:在每条指令的微程序执行过程中顺序取出下条微指令执行。
 - 分支执行时:在遇到按条件转移到不同微指令执行时,需要根据控制单元的输入来选择下条微指令。
 - 还有一种情况:
取指微程序首址:每条指令都要先执行“取指微程序”。


singlepage 130






不同微地址产生方法对应的控制器结构




微程序控制器的设计

- 举例：用“转移控制”字段实现分支，**指令微程序首址在ROM中**。分别采用计数器法和下址字段法实现表6.10给出的微程序，画出微程序控制器结构。








singlepath.139

MIPS带异常处理的数据通路设计

- MIPS采用软件（操作系统提供的一个特定的异常查询程序）识别中断源
- 数据通路中需增加以下两个寄存器：
 - EPC**: 32位，用于存放断点（异常处理后返回到的指令的地址）
 - 写入EPC的断点可能是正在执行的指令（故障时），也可能是下条指令（自陷和中断时）。前者需要把PC的值减4后送到EPC，后者则直接送PC到EPC
 - Cause**: 32位（有些还没有用到），记录异常原因
 - 假定处理的异常类型有以下两种：
 - 未定义指令（Cause=0）
 - 数据溢出（Cause=1）
- 需要加入两个寄存器的“写使能”控制信号
 - EPCWr**: 在保存断点时该信号有效，使断点PC写入EPC
 - CauseWr**: 在处理器发现异常（如：非法指令、溢出）时，该信号有效，使异常类型被写到Cause寄存器
- 需要一个控制信号IntCause来选择正确的值写入到Cause中
- 需要将异常查询程序的入口地址（MIPS为0x8000 0180）写入PC，可以在原来PCSource控制的多路复用器中再增加一路，其输入为0x8000 0180

singlepath.140


**带异常处理的控制器设计**

- 在有限状态机中增加异常处理的状态，每种异常占一个状态
- 每个异常处理状态中，需考虑以下基本控制
 - Cause寄存器的设置**
 - 计算断点处的PC值（PC-4），并送EPC
 - 将异常查询程序的入口地址送PC
 - 将中断允许位清0（关中断）
- 假设要控制的数据通路中有以下两种异常处理
 - 未定义指令（Cause=0）：状态12
 - 数据溢出（Cause=1）：状态13

注：7条指令共需12个状态：第0~11状态
- 在原来状态转换图基础上加入两个异常处理状态
 - 如何检测是否发生了这两种异常
 - 未定义指令：当指令译码器发现op字段是一个未定义的编码时
 - 数据溢出：当R-Type指令执行后在ALU输出端的Overflow为1时



singlepath.142



singlepath.143

TLB缺失处理和缺页处理

- TLB缺失处理（可以由硬件处理，也可发出“TLB缺失”异常由软件来处理）
 - TLB miss说明可能发生在以下两种情况之一：
 - 页在内存中：只要把主存中的页表项装载到TLB中
 - 页不在内存中（缺页）：OS从磁盘调入一页，并更新主页表和TLB
- 缺页（page fault）处理
 - 当主存页表的页表项中“valid”位为“0”时，发生page fault
 - page fault是一种“故障”异常，按以下方式处理（MIPS异常处理）
 - 关中断（中断允许位清0）
 - 在Cause寄存器置相应位为“1”
 - 发生缺页的指令地址（PC减4）送EPC
 - 0x8000 0180（异常查询程序入口）送PC
 - 执行OS的异常查询程序，取出Cause寄存器中相应的位分析，得知发生了“缺页”，转到“缺页处理程序”执行
 - page fault一定要在发生缺失的存储器操作时钟周期内捕获到，并在下个时钟转到异常处理，否则，会发生错误。
 - 例：lw \$1, 0(\$1)，若没有及时捕获“异常”而使\$1改变，则再重新执行该指令时，所读的内存单元地址被改变，发生严重错误！

singlepath.144

实例：IA-32处理器的实现

- 问题：IA-32处理器适合用单周期还是多周期方式来实现？
 - 单周期方式：
 - 每条指令都按最复杂指令时间执行（指令执行效率低！）
 - 功能部件不能重复使用，对于一条具有多个复杂寻址的指令来说，可能要用到相当多个ALU。（成本高！）
 - 多周期方式：
 - 每条指令执行时间可以不同，简单指令3-4个时钟，复杂指令几十个时钟（指令执行效率高！）
 - 功能部件可以在一条指令执行过程中重复使用，这对于一条指令中具有多个复杂寻址的指令，非常有好处（成本低！）
- 问题：IA-32处理器适合用硬连线控制器还是微程序控制器来实现？
 - Hardwired Control：速度快，但无法实现复杂指令
 - Microprogrammed control：容易实现复杂指令，但速度慢
- 从80x486开始，采用了一种折中的方式：
 - 简单指令（在数据通路中可一遍执行完）用Hardwired Control
 - 复杂指令用microcoded control，不需为复杂指令构造复杂的数据通路

多周期数据通路和微程序控制器为IA-32指令集提供了一个实现框架

下一章详细介绍Pentium4处理器（是一种IA-32结构）的流水线实现

singlepath.145

本讲小结

- 硬连线控制器的优点是速度快，适合于简单规整指令集的数据通路；缺点是设计周期长、繁琐、不灵活、不易修改和增删指令
- 微程序控制器借用程序设计思想，将每个周期所涉及的状态用只读存储器保存起来，执行到某条指令时，把这条指令对应的状态按序取出，转换为控制信号。优点：简化设计、灵活、易修改、易维护；缺点：速度慢。
- 微指令格式设计
 - 微操作码字段大多采用字段直接编译法，将互斥微命令组合在同一个字段进行编码。这样，在缩短微指令字的同时，保证了并行性，并避免同一周期出现两个不能同时执行的微命令的问题。
 - 下条微指令地址可以采用计数器（增量）法和下址字段（断定）法；两种方法都要解决分支问题。可以增加一个“转移控制”信号来解决下条微地址的顺序控制问题。
- 异常会改变程序执行流程，所以处理器设计要考虑异常处理
- 在数据通路中加入异常处理必须考虑：
 - 保存断点和异常原因，并将控制转到异常处理程序的首地址处
 - 带异常的有限状态机中，每个异常对应一个状态和进入状态的检测条件

singlepath.146

本章总结1

- CPU的主要功能
 - 周而复始执行指令
 - 执行指令过程中，若发现异常情况，则转异常处理
 - 定时查询有没有DMA请求，有DMA请求的话，则让出总线
 - 每个指令结束，查询有没有中断请求，有则响应中断
- CPU的内部结构
 - 由数据通路(Datapath)和控制单元(Control unit)组成
 - 数据通路中包含组合逻辑单元和存储信息的状态单元
 - 组合逻辑单元用于对数据进行处理，如：加法器、运算器ALU、扩展器（0扩展或符号扩展）、多路选择器、以及状态单元的读操作线路等。
 - 状态单元包括触发器、寄存器、寄存器堆、数据/指令存储器等，用于对指令执行的中间状态或最终结果进行保存。
 - 控制单元对取出的指令进行译码，与指令执行得到的条件码或当前机器的状态、时序信号（时钟）等组合，生成对数据通路进行控制的控制信号

singlepath.147

本章总结2

- CPU中的寄存器
 - 用户可见寄存器（用户可使用）
 - 通用寄存器：用来存放地址或数据，需在指令中明显给出
 - 专用寄存器：用来存放特定的地址或数据，无需在指令中明显给出
 - 数据寄存器：专用于保存数据，可以是通用或专用寄存器
 - 地址寄存器：专用于保存地址，可以是通用或专用寄存器。如：段指针、变址器、基址器、堆栈指针、栈帧指针等。
 - 标志(条件码)寄存器：部分可见。由CPU根据指令执行结果设定，只能以隐含方式读出其中若干位，用户程序（非内核程序）不能改变
 - 控制和状态寄存器（用户不可使用）
 - 程序计数器PC
 - 指令寄存器IR
 - 存储器地址寄存器MAR
 - 存储器缓冲(数据)寄存器 MBR / MDR
 - 程序状态字寄存器PSWR
 - 临时寄存器：用于存放指令执行过程中的临时信息
 - 其他寄存器：如，进程控制块指针、系统堆栈指针、页表指针等

singlepath.148

本章总结3

- 指令执行过程
 - 取指、译码、取数、运算、存结果、查中断
 - 指令周期：取出并执行一条指令的时间，由若干个时钟周期组成
 - 时钟周期：CPU中用于信号同步的信号，是CPU最小的时间单位

（注：传统处理器中，一个指令周期由多个机器周期组成。一般会完成一次总线操作访问主存或I/O的时间称为机器周期，一个机器周期由多个时钟组成）
- 数据通路的定时方式
 - 现代计算机都采用时钟信号进行定时
 - 一旦时钟有效信号到来，数据通路中的状态单元可以开始写入信息
 - 如果状态单元每个周期都更新信息，则无需加“写使能”控制信号，否则，需加“写使能”控制信号，以便必要时控制信息写入
- 数据通路中信息的流动过程
 - 每条指令在取指令阶段和指令译码阶段都一样
 - 每条指令的功能不同，故在数据通路中所经过的部件和路径可能不同
 - 数据在数据通路中的流动过程由控制信号确定
 - 控制信号由控制器根据指令代码来生成

singlepath.149

本章总结4

- 单周期处理器的设计
 - 每条指令都在一个时钟周期内完成
 - 时钟周期以最长的Load指令所花时间为准
 - 无需加临时寄存器存放指令执行的中间结果
 - 同一个功能部件不能重复使用
 - 控制信号在整个指令执行过程中不变，所以控制器设计简单，只要写出指令和控制信号之间的真值表，就可以设计出控制器
- 多周期处理器的设计
 - 每条指令分成多个阶段，每个阶段在一个时钟内完成
 - 不同指令包含的时钟个数不同
 - 阶段的划分要均衡，每个阶段只能完成一个独立、简单的功能，如：
 - 一次ALU操作
 - 一次存储器访问
 - 一次寄存器存取
 - 需加临时寄存器存放指令执行的中间结果
 - 同一个功能部件能在不同的时钟中被重复使用
 - 可用有限状态机来表示指令执行流程，并以此设计控制器

singlepath.150

本章总结5

- 控制单元实现方式

- 有限状态机描述方式

- 每个时钟周期包含的控制信号的值的组合看成一个状态，每来一个时钟，控制信号会有一组新的取值，也就是一个新的状态
 - 所有指令的执行过程可用一个有限状态转换图来描述
 - 用一个组合逻辑电路（一般为PLA电路）来生成控制信号，用一个状态寄存器实现状态之间的转换
 - 也称为组合逻辑电路设计方式
 - 实现的控制器称为硬布线控制器

- 微程序描述方式

- 每个时钟周期所包含的控制信号的值的组合看成是一个0/1序列，每个控制信号对应一个微命令，控制信号取不同的值，就发出不同的微命令
 - 若干微命令组合成一个微指令，每条指令所包含的动作就由若干条微指令来完成。每来一个时钟，执行一条微指令
 - 每条指令执行时，先找到对应的第一条微指令，然后按照特定的顺序取出后续的微指令执行
 - 实现的控制器称为微程序控制器

singlepath.151

第六章作业

◦ 2 (4) (5) (6)

◦ 3, 4, 5, 6, 7, 8, 9, 10, 12, 13, 15, 16

下星期五（5月22日）交作业！

singlepath.152