

Ch4: Memory Hierarchy

存储器层次结构

第一讲 基本概念和主存储器
 第二讲 高速缓冲存储器（Cache）
 第三讲 虚拟存储器（Virtual Memory）

1

第一讲 基本概念和主存储器

主要 内 容

- 信息的存储、传送、处理单位的含义
 - 记忆单元 / 编址单位 / 存储单位 / 传输单位 / 机器字长
- 存储器分类
 - 可按存取方式 / 易失性 / 可更改性 / 元器件 / 功能来分
- 半导体存储器随机访问存储器
 - SRAM的原理和特点
 - DRAM的原理和特点
- RAM芯片组织
 - 如何由记忆单元构成存储阵列
 - 如何读写存储阵列中的信息
 - 如何由芯片构成存储器
- 提高存储器速度的措施:
 - 芯片内采用行缓冲，同行内数据直接从缓存中取
 - 采用多模块存储器，多个存储器交叉存取
 - 引入Cache（下一讲的主要内容）

memory.2 2009/5/26日星期二

回顾：存储器基本术语

- 记忆单元（存储基元 / 存储元 / 位元）（Cell）
 - 具有两种稳态的能够表示二进制数码0和1的物理器件
- 存储单元 / 编址单位（Addressing Unit）
 - 主存中具有相同地址的那些位构成一个存储单元，也称为一个编址单位
- 存储体/存储矩阵 / 存储阵列（Bank）
 - 所有存储单元构成一个存储阵列
- 编址方式（Addressing Mode）
 - 对存储体中各存储单元进行编号的方式
 - 按字节编址（基本上现代计算机都按字节编址）
 - 按字编址（早期有机器按字编址）
- 存储器地址寄存器（Memory Address Register - MAR）
 - 用于存放主存单元地址的寄存器
- 存储器数据寄存器（Memory Data Register-MDR(MBR)）
 - 用于存放主存单元中的数据的寄存器

memory.3 2009/5/26日星期二

回顾：存储器基本术语

- 机器字长
 - 运算器中参加运算的寄存器的位数，即：数据通路的宽度
- 存储字
 - 存储芯片中的一个读写单位，一般等于芯片的数据线宽度
 - (注：最好存储器按机器字长组织成一个“自然”单位。它的长度一般应等于一个数或指令的位数。但很多机器的数据和指令都是变长的。)
- 编址单位
 - 一个存储单元的位数。现在都按字节编址，即编址单位为8位
- 传输单位
 - 对主存而言，指一次从主存读出或写入的数的位数，它可以不等于存储字的长度，也可不等于编址单位。
 - 对外存而言，数据通常按块传输，传输单位为块。
 - (例如：386/486等，其编址单位为字节，字长为32位，单字位数为16位，但传输单位可以是8/16/24/32位。)

memory.4 2009/5/26日星期二

回顾：存储器分类

依据不同的特性有多种分类方法

(1) 按工作性质/存取方式分类

- 随机存取存储器Random Access Memory (RAM)
 - 每个单元的读写时间一样，且与各单元所在位置无关。如：内存。
(注：原意主要强调地址译码时间相同。现在的DRAM芯片采用行缓冲，因而可能因为位置不同而使访问时间有所差别。)
- 顺序存取存储器Sequential Access Memory (SAM)
 - 数据按顺序从存储载体的始端读出或写入，因而存取时间的长短与信息所在位置有关。例如：磁带。
- 直接存取存储器Direct Access Memory(DAM)
 - 利用一个共享读写机制，直接定位到要读写的数据块，在读写某个数据块时按顺序进行。例如：磁盘。
- 相联存储器Associate Memory or Content Addressed Memory (CAM)
 - 按内容检索到存储位置进行读写。例如：快表。

memory.5 2009/5/26日星期二

回顾：存储器分类

(2) 按存储介质分类

- 半导体存储器：双极型，静态MOS型，动态MOS型
- 磁表面存储器：磁盘（Disk）、磁带（Tape）
- 光存储器：CD, CD-ROM, DVD

(3) 按信息的可更改性分类

- 读写存储器（Read / Write Memory）：可读可写
- 只读存储器（Read Only Memory）：只能读不能写

(4) 按断电后信息的可保存性分类

- 非易失（不挥发）性存储器(Nonvolatile Memory)
 - 信息可一直保留，不需电源维持。
(如：ROM、磁表面存储器、光存储器等)
- 易失（挥发）性存储器(Volatile Memory)
 - 电源关闭时信息自动丢失。（如：RAM、Cache等）



memory.6 2009/5/26日星期二

回顾：存储器分类

(5) 按功能/容量/速度/所在位置分类

- 寄存器(Register)**
 - 封装在CPU内，用于存放当前正在执行的指令和使用的数据
 - 用触发器实现，速度快，容量小（几十个）
- 高速缓存(Cache)**
 - 位于CPU内部或附近，用来存放当前要执行的局部程序段和数据
 - 用SRAM实现，速度可与CPU匹配，容量小（几MB）
- 内存存储器MM (主存储器Main (Primary) Memory)**
 - 位于CPU之外，用来存放已被启动的程序及所用的数据
 - 用DRAM实现，速度较快，容量较大（几GB）
- 外存储器AM (辅助存储器Auxiliary / Secondary Storage)**
 - 位于主机之外，用来存放暂不运行的程序、数据或存档文件
 - 用磁表面或光存储器实现，容量大而速度慢



memory.7 2009/5/26(星期二)














存储容量和速度的单位







Notations and Conventions for Numbers			
Prefix	Abbreviation	Meaning	Numeric Value
mill	m	One thousandth	10^3
micro	μ	One millionth	10^6
nano	n	One billionth	10^9
pico	p	One trillionth	10^{12}
femto	f	One quadrillionth	10^{15}
atta	a	One quintillionth	10^{18}
kilo	K (or k)	Thousand	$10^3 \text{ or } 2^{10}$
mega	M	Million	$10^6 \text{ or } 2^{20}$
giga	G	Billion	$10^9 \text{ or } 2^{30}$
tera	T	Trillion	$10^{12} \text{ or } 2^{40}$
peta	P	Quadrillion	$10^{15} \text{ or } 2^{50}$
exa	E	Quintillion	$10^{18} \text{ or } 2^{60}$


memory.11 2009/5/26(星期二)


























只读存储器和Flash存储器

- 特点：**
 - 信息只能读不能写。
 - 非破坏性读出，无需再生。
 - 也以随机存取方式工作。
 - 信息用特殊方式写入，一经写入，就可长久保存，不受断电影响。故是非易失性存储器。
- 用途：**
 - 用来存放一些固定程序。如监控程序、启动程序等。只要一接通电源，这些程序就能自动地运行；
 - 可作为控制存储器，存放微程序。
 - 还可作为函数发生器和代码转换器。
 - 在输入/出设备中，被用作字符发生器，汉字库等。
 - 在嵌入式设备中用来存放固化的程序。

memory.32 2009/5/26日星期二







What we want in a memory

到目前为止，已经了解到有以下几种存储器：
Register, SRAM, DRAM, Hard Disk, Magnetic Tape and Optical Disk

	Capacity	Latency	Cost
Register	<1KB	1ns	\$\$\$\$
SRAM	1MB	2ns	\$\$\$
DRAM	1GB	10ns	\$
Hard disk*	100GB	10ms	¢
Want	100GB	1ns	cheap

* non-volatile
问题：你认为哪一种最适合做计算机的存储器呢？
单独用某一种存储器，都不能满足我们的需要！
考虑结合各种存储器的特点，采用分层存储器结构来构建计算机的存储体系！

memory.49 2009年5月26日星期二

计算机中存储器的层次结构

典型存取时间	典型容量
1 ns(5-cycle)	<1KB
2 ns(1-3cycle)	1MB
10 ns(10-100cycle)	内存存储器 256MB-1GB
10 ms (10~100cycle)	外存储器 (软盘、硬盘、光盘) 40GB-200GB
10 s	后备存储器 (磁带、光盘库) 10TB-100TB

- 分析：速度越快，成本较高
- 为提高性能/价格，各存储器组成一个层状塔式结构，取长补短，协调工作
- 工作过程：
 - CPU运行时，需要的操作数大部分来自寄存器
 - 如需要从(向)存储器中取(存)数据时，先访问cache，如在，取自cache
 - 如操作数不在cache，则访问RAM，如在RAM中，则取自RAM
 - 如操作数不在RAM，则访问硬盘，操作数从硬盘中读出→RAM →cache

memory.50 2009年5月26日星期二

回顾：传统存储器分级体系结构

传统结构

五层金字塔形分层系统从上到下的特点：
 1. 每位价格降低
 2. 容量增大
 3. 存取时间增大
 4. 访问频度降低

Traditional Memory Hierarchy

memory.51 2009年5月26日星期二

现代存储器分级体系结构

开辟一部分内存区，用作“Disk Cache”，用于存放将被送到磁盘上的数据。

引入“Disk Cache”的好处：

- (1)写盘时按“簇”进行，以避免频繁地小块数据写盘。
- (2)有些中间结果数据在写回盘之前可被快速地再次使用。

Contemporary Memory Hierarchy (现代结构)

memory.52 2009年5月26日星期二

层次化存储器结构 (Memory Hierarchy)

数据总是在相邻两层之间复制传送
 Upper Level: 上层更靠近CPU
 Smaller, faster, and uses more expensive technology
 Lower Level: 下层更远离CPU
 Bigger, slower, and uses less expensive technology
 Block: 最小传送单位是一个定长块，互为副本

问题：为什么这种层次化结构是有效的？主要是基于“程序访问局部化”特点！

- 时间局部性 (Temporal Locality)
 含义：刚被访问过的单元很可能不久又被访问
 做法：让最近被访问过的信息保留在靠近CPU的存储器中
- 空间局部性 (Spatial Locality)
 含义：刚被访问过的单元的邻近单元很可能不久被访问
 做法：将刚被访问过的邻近单元调到靠近CPU的存储器中

memory.53 2009年5月26日星期二







加快访存速度措施之三：引入Cache







- 大量典型程序的运行情况分析结果表明
 - 在较短时间间隔内，程序产生的地址往往集中在存储器的一个很小范围内
 - 这种现象称为程序访问的局部性
- 程序具有访问局部性特征的原因
 - 指令：指令按序存放，地址连续，循环程序段或子程序段重复执行。
 - 数据：连续存放，数组元素重复、按序访问
- 程序访问局部性分为空间局部性和时间局部性
- 基于程序访问的局部性使访存要求能快速得到响应
 - 在CPU和主存之间设置一个快速小容量的存储器，其中总是存放最活跃（被频繁访问）的程序块和数据，由于程序访问的局部性特征，大多数情况下，CPU能直接从这个高速缓存中取得指令和数据，而不必访问主存。







这个高速缓存就是位于主存和CPU之间的Cache！







Skip

memory.54 2009年5月26日星期二









Average access time(平均访问时间)

Program-Transparent Memory Hierarchy

Cache contains TEMPORARY COPIES of selected main memory locations... e.g. Mem[100] = 37

GOALS:

- 1) Improve the average access time
要提高平均访问速度，必须提高命中率！
α HIT RATIO: Fraction of refs found in CACHE.
(1-α) MISS RATIO: Remaining references.
 $t_{ave} = \alpha t_c + (1-\alpha)(t_c + t_m) = t_c + (1-\alpha)t_m$
- 2) Transparency (compatibility, programming ease)
Cache对程序员是透明的：程序不用管信息在主存还是在Cache！
完全由硬件完成在主存和Cache之间的信息交换

Challenge:
To make the hit ratio as high as possible.

memory.79 2009/5/26(星期二)

看看命中率对平均访问时间的影响

How high of a hit ratio?

- 设平均访问时间T：
 $T = HT_C + (1 - H)(T_C + T_M) = T_C + (1 - H)T_M$

例1. 若命中率H=0.85, $T_C=1\text{ ns}$, $T_M=20\text{ ns}$, 则平均访问时间T为多少？
答: $T = 4\text{ ns}$

例2. 若命中率H提高到0.95, 则结果又如何？
答: $T = 2\text{ ns}$

例3. 若命中率为0.99呢？
答: $T = 1.2\text{ ns}$

$$\alpha = 1 - \frac{t_{ave} - t_c}{t_m} = 1 - \frac{5 - 4}{40} = 97.5\%$$

WOW, a cache really needs to be good!

访问速度与命中率的关系非常大！

memory.80 2009/5/26(星期二)

高速缓存的失效率和关联度

- 三种映射方式
 - 直接映射: 唯一映射 (只有一个可能的位置)
 - 全相联映射: 任意映射 (每个位置都可能)
 - N路组相联映射: N路映射 (有N个可能的位置)
- 什么叫关联度？
 - 一个主存块映射到Cache中时, 可能存放的位置个数
 - 直接映射: 关联度最低, 为1
 - 全相联映射: 关联度最高, 为Cache行数
 - N路组相联映射: 关联度居中, 为N
- 关联度和miss rate有什么关系呢? 和命中时间的关系呢?
 - 直观上, 你的结论是什么? (Cache大小和块大小一定时)
 - 失效率: 直接映射最高, 全相联映射最低
 - 命中时间: 直接映射最小, 全相联映射最大
 - 用例子来说明

memory.81 2009/5/26(星期二)

关联度示例

One-way set associative (direct mapped)				Two-way set associative			
Block	Tag	Data		Set	Tag	Data	Set
0				0			0
1				1			1
2				2			2
3				3			3
4							
5							
6							
7							

关联度为多少? 1

Four-way set associative									
Set	Tag	Data	Set	Tag	Data	Set	Tag	Data	
0									
1									

关联度为多少? 2

Eight-way set associative (fully associative)							
Tag	Data	Tag	Data	Tag	Data	Tag	Data

关联度为多少? 4

关联度为多少? 8

BACK 2009/5/26(星期二)

例子: Cache缺失和关联度

- 设有三个大小相等的Cache, 都有四行, 每行一个字。
 - Cache1: 全相联
 - Cache2: 2路组相联
 - Cache3: 直接映射
- 按以下主存块地址顺序访问, 其缺失次数各为多少?
- 右边三种情况各对应哪种Cache?
直接映射
2路组相联
全相联
- 全相联的缺失率最低
直接映射最高!
相联度高, 则缺失率低

Cache块号=主存块号 mod 4

Address of memory block accessed	Hit or miss	Contents of cache blocks after reference			
		0	1	2	3
0	miss	Memory[0]			
8	miss	Memory[8]			
0	miss	Memory[0]			
6	miss	Memory[0]	Memory[6]		
8	miss	Memory[8]	Memory[6]		

Address of memory block accessed	Hit or miss	Contents of cache blocks after reference			
		Set 0	Set 1	Set 0	Set 1
0	miss	Memory[0]			
8	miss	Memory[0]	Memory[8]		
0	hit	Memory[0]	Memory[8]		
6	miss	Memory[0]	Memory[6]		
8	miss	Memory[8]	Memory[6]		

Cache块号=主存块号 mod 2

Address of memory block accessed	Hit or miss	Contents of cache blocks after reference			
		Block 0	Block 1	Block 2	Block 3
0	miss	Memory[0]			
8	miss	Memory[0]	Memory[8]		
0	hit	Memory[0]	Memory[8]		
6	miss	Memory[0]	Memory[8]	Memory[6]	
8	hit	Memory[0]	Memory[8]	Memory[6]	

memory.83 2009/5/26(星期二)

关联度与标记位大小

块内地址占几位? 4位

直接映射方式下:
相当于每组1块, 共4K组
标志位占32-4-1=16位
总位数占4Kx16=64K位

关联度增加1倍(2-way)
每组2块, 共2K组
标志位占32-4-11=17位
总位数占4Kx17=68K位

关联度增加2倍(4-way)
每组4块, 共1K组
标志位占32-4-10=18位
总位数占4Kx18=72K位

全相联时:
整个为1组, 每组4K块
标志位占32-4=28位
总位数占4Kx28=112K位

如何只取其中某字节? Data

4-to-1 multiplexor

memory.84 2009/5/26(星期二)

The Need to Replace! (何时需要替换?)

- Direct Mapped Cache:
 - 映射唯一, 无需考虑替换, 毫无选择地用新信息替换老信息
 - N-way Set Associative Cache:
 - 每个主存数据有N个Cache槽可选择, 需考虑替换
 - Fully Associative Cache:
 - 每个主存数据可存放到Cache任意槽中, 需考虑替换
- 结论:** 若Cache miss in a N-way Set Associative or Fully Associative Cache, 则可能需要替换。其过程为:
- 从主存取出一个新块
 - 选择一个有映射关系的空Cache槽
 - 对应的Cache槽已被占满而需要调入新的主存块时, 必须考虑从cache槽中调出一个主存块

memory.85

2009年5月26日星期二

替换(Replacement)算法

- 问题举例:

组相联映射时, 假定第0组的两个槽分别被主存第0和8块占满, 此时若需调入主存第16块, 根据映射关系, 它只能放到Cache第一组, 因此, 第一组必须调出一块, 那么调出哪一块呢?

这就是淘汰策略问题, 也称替换算法。

常用替换算法有:

- 先进先出FIFO (first-in-first-out)
- 最近最少用LRU (least-recently used)
- 最不经常用LFU (least-frequently used)
- 随机替换算法 (Random)

等等

这里的替换策略和后面的虚拟存储器所用的替换策略类似, 将是以后操作系统课程的重要内容, 本课程只做简单介绍。有兴趣的同学可以自学。

memory.86

2009年5月26日星期二

(自学) 替换算法-先进先出(FIFO)

- 总是把最先进入的那一块淘汰掉。
- 例: 假定主存中的5块{1,2,3,4,5}同时映射到Cache同一组中, 对于同一地址流, 考察3槽/组、4槽/组的情况。

	1	2	3	4	1	2	5	1	2	3	4	5
3槽/组	1*	1*	1*	4	4	4*	5	5	5	5*	5*	5*
	2	2	2*	1	1	1*	1*	1*	3	3	3	3
	2	3	3	3*	2	2	2	2	2*	4	4	4
4槽/组	1*	1*	1*	1*	1*	1*	5	5	5	5*	4	4
	2	2	2	2	2	2	2*	1	1	1*	5	5
	2	3	3	3	3*	3	3	3*	2	2	2	2*
	2	3	4	4	4	4	4	4*	3	3	3	3

由此可见, FIFO不是一种堆栈算法, 即命中率并不随组的增大而提高。

memory.87

2009年5月26日星期二

(自学) 替换算法-最近最少用(LRU)

- 总是把最近最少用的那一块淘汰掉。
- 例: 假定主存中的5块{1,2,3,4,5}同时映射到Cache同一组中, 对于同一地址流, 考察3槽/组、4槽/组、5槽/组的情况。

	1	2	3	4	1	2	5	1	2	3	4	5
3槽/组	1	2	3	4	1	2	5	1	2	3	4	5
	1	2	3	4	1	2	5	1	2	3	4	5
	1	1	2	3	4	1	2	5	1	2	3	4
4槽/组	1	2	3	4	1	2	3	4	1	2	3	4
	2	2	3	3	2	2	3	3	2	2	3	3
	2	3	3	4	4	4	4	4*	3	3	3	3
	2	3	4	4	4	4	4	4	3	3	3	3
5槽/组												

memory.88

2009年5月26日星期二

(自学) 替换算法-最近最少用

- 是一种堆栈算法, 它的命中率随组的增大而提高。
- 当分块局部化范围(即: 某段时间集中访问的存储区)超过了Cache存储容量时, 命中率变得很低。极端情况下, 假设地址流是1,2,3,4,1 2,3,4,1,....., 而Cache每组只有3槽, 那么, 不管是FIFO, 还是LRU算法, 其命中率都为0。这种现象称为颠簸(Thrashing / PingPong)。
- 该算法具体实现时, 并不是通过移动块来实现的, 而是通过给每槽设定一个计数器, 根据计数值来记录这些主存块的使用情况。这个计数值称为LRU位。

具体实现

memory.89

2009年5月26日星期二

(自学) 替换算法-最近最少用

- 计数器变化规则:
 - * 每组4槽时, 计数器有2位。计数值越小则说明越被常用。
 - * 命中时, 被访问的槽的计数器置0, 比其低的计数器加1, 其余不变。
 - * 未命中且该组未满时, 新槽计数器置为0, 其余全加1。
 - * 未命中且该组已满时, 计数值为3的那一槽中的主存块被淘汰, 新槽计数器置为0, 其余加1。

1	2	3	4	1	2	5	1	2	3	4	5
0	1	1	1	2	1	3	1	0	1	1	1
0	2	1	2	2	2	3	2	0	2	1	2
0	3	1	3	2	3	3	3	0	5	1	5
0	4	1	4	2	4	3	4	3	4	3	4

memory.90

2009年5月26日星期二

(自学) 替换算法-其他算法

- 最不经常用 (LFU) 算法:

替换掉Cache中引用次数最少的块。LFU也用与每个槽相关的计数器来实现。

(这种算法与LRU有点类似, 但不完全相同。)

- 随机算法:

随机地从候选的槽中选取一个淘汰, 与使用情况无关。


(模拟试验表明, 随机替换算法在性能上只稍逊于基于使用情况的算法。而且代价低!)

memory.91

2009/5/26日星期二

有效位 (Valid Bit)

Valid bits



Problem:

Ignoring cache lines that don't contain anything of value... e.g., on
- start-up
- "Back door" changes to memory (eg loading program from disk)

Solution:

- Extend each TAG with VALID bit.
- Valid bit must be set for cache line to be valid. 装入新块时使V=1
- At power-up / reset : clear all valid bits. 开机或复位时使V=0
- Set valid bit when cache line is first replaced. 第一次被替换时使V=1
- Cache Control Feature: Flush cache by clearing all valid bits. Under program/external control. 通过使V=0冲刷Cache

memory.92

2009/5/26日星期二

举例

- 假定计算机系统有一个容量为32Kx16位的主存, 且有一个4K字的4路组相联Cache, 主存和Cache之间的数据交换块的大小为64字。假定Cache开始为空, 处理器顺序地从存储单元0、1、...、4351中取数, 一共重复10次。设Cache比主存快10倍。采用LRU算法。试分析Cache的结构和主存地址的划分。说明采用Cache后速度提高了多少? 采用MRU算法后呢?

- 答: 假定主存按字编址。每字16位。

主存: $32K \times 16 = 512 \text{块} \times 64 \text{字/块}$

Cache: $4K \times 16 = 16 \text{组} \times 4 \text{槽/组} \times 64 \text{字/槽}$

标志位	组号	字号
5	4	6

$4352/64=68$, 所以处理器的访问过程是对前68块连续访问10次。

memory.93

2009/5/26日星期二

举例

	0 槽	1 槽	2 槽	3 槽
0组	0/64/48	16/0/64	32/16	48/32
1组	1/65/49	17/1/65	33/17	49/33
2组	2/66/50	18/2/66	34/18	50/34
3组	3/67/51	19/3/67	35/19	51/35
4组	4	20	36	52
...
...
15组	15组	31	47	63

LRU算法: 第一次循环, 对于每一块只有第一字未命中, 其余都命中;
以后9次循环, 有20块的第一字未命中, 其余都命中。
所以, 命中率 p 为 $(43520-68-9 \times 20) / 43520 = 99.43\%$
速度提高: $tm/ta = tm/(ptc + (1-p)tm) = 10/(p+10 \times (1-p)) = 9.5$ 倍

memory.94

2009/5/26日星期二

举例

	0 槽	1 槽	2 槽	3 槽
0组	0/16/32/48	16/32/48/64	32/48/64/0	48/64/0/16
1组	1/17/33/49	17/33/49/65	33/49/65/1	49/65/1/17
2组	2/18/34/50	18/34/50/66	34/50/66/2	50/66/2/18
3组	3/19/35/52	19/35/51/67	35/51/67/3	51/67/3/19
4组	4	20	36	52
...
...
15组	15组	31	47	63

MRU算法: 第一次68字未命中; 第2,3,4,6,7,8,10次各有4字未命中; 第5,9次各有8字未命中; 其余都命中。

所以, 命中率 p 为 $(43520-68-7 \times 4 \times 2) / 43520 = 99.74\%$

速度提高: $tm/ta = tm/(ptc + (1-p)tm) = 10/(p+10 \times (1-p)) = 9.77$ 倍

memory.95

2009/5/26日星期二

写策略 (Cache一致性问题)

- 为何要保持在Cache和主存中数据的一致?

- 因为Cache中的内容是主存块副本, 当对Cache中的内容进行更新时, 就存在Cache和主存如何保持一致的问题。

- 以下情况也会出现“Cache一致性问题”

- 当多个设备都允许访问主存时

例如: I/O设备可直接读写内存时, 如果Cache中的内容被修改, 则I/O设备读出的对应主存单元的内容无效; 若I/O设备修改了主存单元的内容, 则对应Cache槽中的内容无效。

- 当多个CPU都带有各自的Cache而共享主存时

某个CPU修改了自身Cache中的内容, 则对应的主存单元和其他CPU中对应的Cache槽中的内容都变为无效。

- 有两种情况

- 写命中 (Write Hit): 要写的单元已经在Cache中

- 写不命中 (Write Miss): 要写的单元不在Cache中

memory.96

2009/5/26日星期二

基本的Cache处理算法

Basic Cache Algorithm

ON REFERENCE TO Mem[X]: Look for X among cache tags...

HIT: $X = \text{TAG}(i)$, for some cache line i

- READ: return DATA(i)
- WRITE: change DATA(i); Start Write to Mem(X)

MISS: X not found in TAG of any cache line

REPLACEMENT SELECTION:

- Select some line k to hold Mem[X] (写分配方式)

READ: Read Mem[X]
Set TAG(k)=X, DATA(K)=Mem[X]

WRITE: Start Write to Mem(X)
Set TAG(k)=X, DATA(K)=new Mem[X]

memory.97 2009/5/26(星期二)

Write Policy: Write Through versus Write Back

- 处理Cache读比Cache写更容易，指令Cache比数据Cache容易设计
- 对于写命中，有 two options
 - Write Through** (通过式写、写直达、直写)
 - 同时写Cache和主存单元
 - What!! How can this be? Memory is too slow(>100Cycles)?
10%的存储指令使CPU增加到: $1.0+100\times10\%=11$
 - 使用写缓冲 (Write Buffer)
 - Write Back** (一次性写、写回、回写)
 - 在失联时一次写回Cache块，每块有个修改位 ("dirty bit-脏位")
 - 大大降低主存带宽需求，控制可能很复杂
- 对于写不命中，有 two options
 - Write Allocate** (写分配)
 - 将主存块装入Cache，然后更新相应单元
 - 试图利用空间局部性，但每次都要从主存读一个块
 - Not Write Allocate** (非写分配)
 - 直接写主存单元，不装入主存块到Cache

SKIP

直写Cache可用非写分配或写分配 为什么?
写回Cache通常用写分配

memory.98 2009/5/26(星期二)

Write Through中的Write Buffer

- 在 Cache 和 Memory 之间加一个 Write Buffer
 - Processor: 同时写数据到 Cache 和 Write Buffer
 - Memory controller: 将缓冲内容写主存
- Write buffer (写缓冲) 是一个 FIFO 队列
 - 一般有 4 项
 - 在存数频率 << DRAM 写 (周期) 频率情况下，效果好
- 最棘手的问题
 - Store frequency > 1 / DRAM write cycle (频繁写) 时，使 Write buffer 饱和(溢出)，会发生阻塞

memory.99 2009/5/26(星期二)

Write Buffer Saturation (写缓冲饱和)

- 发生写缓冲饱和的可能性
 - The CPU Cycle Time < DRAM Write Cycle Time (客观上如此)
 - Store frequency >> 1 / DRAM write cycle (又发生频繁写)
 - 即：如果 CPU 时钟速度远远小于 DRAM 写周期，并且一段时间内发生大量的写操作，则不管写缓冲多大，都会发生写缓冲溢出（饱和）
- 如何解决写缓冲饱和？
 - 加一个二级 Cache
 - 使用 Write Back 方式的 Cache

BACK

memory.100 2009/5/26(星期二)

写策略 (Cache一致性问题)

问题1：以下算法描述的是哪种写策略？ 问题2：如果用非写分配，则如何修改算法？

Write Through , Write Allocate /

ON REFERENCE TO Mem[X]: Look for X among tags...

HIT: $X == \text{TAG}(i)$, for some cache line i

- READ: return DATA[i]
- WRITE: change DATA[i]; Start Write to Mem[X]

MISS: X not found in TAG of any cache line

REPLACEMENT SELECTION:

- Select some line k to hold Mem[X]

READ: Read Mem[X]
Set TAG[k]=X, DATA[K]=Mem[X]

WRITE: Start Write to Mem[X]
Set TAG[k]=X, DATA[K]=new Mem[X]

BACK

memory.101 2009/5/26(星期二)

写策略2: Write Back算法

问题：以下算法描述的是哪种写策略？

Write Back , Write Allocate /

ON REFERENCE TO Mem[X]: Look for X among tags...

HIT: $X = \text{TAG}(i)$, for some cache line i

- READ: return DATA(i)
- WRITE: change DATA(i); ~~Start Write to Mem[X]~~

MISS: X not found in TAG of any cache line

REPLACEMENT SELECTION:

- Select some line k to hold Mem[X]
- Write Back: Write Data(k) to Mem[Tag[k]]

READ: Read Mem[X]
Set TAG[k]=X, DATA[K]=Mem[X]

WRITE: ~~Start Write to Mem[X]~~
Set TAG[k]=X, DATA[K]=new Mem[X]

Is write-back worth the trouble? Depends on (1) cost of write; (2) consistency issues.

memory.102 2009/5/26(星期二)

写策略2: Write Back中的修改 (“脏”) 位

Write-back w/ "Dirty" bits

ON REFERENCE TO Mem[X]: Look for X among tags...

HIT: $X = \text{TAG}(i)$, for some cache line i
READ: return DATA(i)
WRITE: change DATA(i); Start Write to Mem[X] $D[i]=1$

MISS: X not found in TAG of any cache line
REPLACEMENT SELECTION:
Select some line k to hold Mem[X]
If $D[k] == 1$ (Write Back) Write DATA(k) to Mem[Tag[k]]
READ: Read Mem[X]; Set TAG[k] = X, DATA[k] = Mem[X], $D[k]=0$
WRITE: Start Write to Mem[X] $D[k]=1$
Set TAG[k] = X, DATA[k] = new Mem[X]

memory.103 2009/5/26(星期二)

Cache性能评估与改善

- CPU时间: CPU执行时间+等待内存访问时间。即:
 - CPU时间= (CPU执行时钟数+Cache失效率引起阻塞的时钟数) × 时钟周期
 - Cache失效率引起阻塞的时钟数=读操作阻塞时钟数+写操作阻塞时钟数
 - 读操作阻塞时钟数=(读的次数 / 程序) × 读失效率 × 读失效率损失
 - 写操作的情况较复杂:
 - 回写 (write back) :
 - 替换时, 需要一次性回写一个块, 故会产生一些附加回写阻塞
 - 写操作阻塞时钟数=(写次数 / 程序) × 写失效率 × 写失效率损失+回写阻塞
 - 直写 (write through) :
 - 包括写失效率和write buffer阻塞两部分
 - 写操作阻塞时钟数=(写次数 / 程序) × 写失效率 × 写失效率损失+写缓冲阻塞
 - 假定回写阻塞或写缓冲阻塞可以忽略不计, 则可将读和写综合考虑:
 - 内存阻塞时钟数=(访存次数 / 程序) × 失效率 × 失效率损失
 - 内存阻塞时钟数=(指令条数 / 程序) × (失效率 / 指令) × 失效率损失

memory.104 2009/5/26(星期二)

举例: 失效率带来的损失到底多大?

设Code Cache的失效率为2%, Data Cache的失效率为4%。假定一个处理器在没有任何存储器阻塞时的CPI为2, miss penalty为100个时钟。如果用SPECint2000来衡量, 则使用完全没有失效率的完美Cache, 处理器的速度会快多少?

分析过程如下:

指令的失效率时钟数为: $1 \times 2\% \times 100 = 2.0$ 个时钟
SPECint2000的访存指令(Load and Store)频率为: 36%, 所以
数据的失效率时钟数为: $1 \times 36\% \times 4\% \times 100 = 1.44$ 个时钟
指令和数据总的失效率时钟数为: $2.0 + 1.44 = 3.44$ 个时钟, 也即:
平均每条指令要有3.44个时钟处在存储器阻塞状态
因此, 因为存储器阻塞而使得CPI数增大到 $2 + 3.44 = 5.44$ 。故:
$$\frac{\text{CPU time with stalls}}{\text{CPU time with perfect cache}} = \frac{1 \times \text{CPI} \times \text{stall} \times \text{Clock cycle}}{1 \times \text{CPI} \times \text{perfect} \times \text{Clock cycle}} = \frac{5.44}{2}$$

如果Cache不发生失效率, 则处理器速度会快2.72倍。

memory.105 2009/5/26(星期二)

举例: 处理器速度提高而存储器不变时的情况



- 例1: 假定上例中CPI减为1, 时钟宽度不变, 则:
因为存储器阻塞而使得CPI数增大到 $1 + 3.44 = 4.44$ 。故:
$$\frac{\text{CPU time with stalls}}{\text{CPU time with perfect cache}} = \frac{1 \times \text{CPI} \times \text{stall} \times \text{Clock cycle}}{1 \times \text{CPI} \times \text{perfect} \times \text{Clock cycle}} = \frac{4.44}{1}$$

由此可知: 存储器阻塞所花时间占整个执行时间的比例从:
 $3.44 / 5.44 = 63\%$ 上升到 $3.44 / 4.44 = 77\%$
结论: CPI越小, Cache阻塞的影响越大
- 例2: 假定上例中时钟频率加倍, CPI不变, 则:
主存速度不太可能改变, 故绝对时间不变, 所以miss损失为200个时钟。
每条指令发生的总失效率时钟数为: $(2\% \times 200) + 36\% \times (4\% \times 200) = 6.88$
故: 存储器阻塞使得CPI数增大到 $2 + 6.88 = 8.88$
$$\frac{\text{时钟快的机器的性能}}{\text{时钟慢的机器的性能}} = \frac{1 \times \text{CPI} \times \text{stall} \times \text{slow} \times \text{Clock cycle}}{1 \times \text{CPI} \times \text{stall} \times \text{fast} \times \text{Clock cycle} / 2} = \frac{5.44}{8.88 / 2} = 1.23$$

由此可知: 时钟快的机器的性能只是较慢时钟机器的1.2倍。
如果没有Cache失效率的话, 应该是2倍!
结论: CPU时钟频率越高, Cache失效率损失就越大
更正: P.121例1(2)有错:
 $5.88 / (10.72 / 2) = 1.14$

上述两个例子说明: 处理器性能越高, 高速缓存的性能就越重要!


memory.106 2009/5/26(星期二)



系统中的Cache数目

- 刚引入Cache技术时只有一个Cache。近年来多Cache系统成为主流
- 多Cache系统中，主要有两个考虑因素：
 - [1] 单级/多级**
 - 片内(On-chip)Cache: 将Cache和CPU作在一个芯片上
 - 外部(Off-chip)Cache: 不做在CPU内而是独立设置一个Cache
 - 单级Cache: 只用一个片内Cache
 - 多级Cache: 同时使用L1 Cache和L2 Cache，有些高端系统甚至有L3 Cache
L1 Cache更靠近CPU，其速度比L2快，其容量比L2大
 - [2] 联合/分立**
 - 分立: 指数据和指令分开存放在各自的数据和指令Cache中
 - 一般L1 Cache都是分立Cache，为什么？
 - L1 Cache的命中时间比命中率更重要！为什么？
 - 联合: 指数据和指令都放在一个Cache中
 - 一般L2 Cache都是联合Cache，为什么？
 - L2 Cache的命中率比命中时间更重要！为什么？

memory.109 2009/5/26日星期二



多级cache的性能




- 采用L2 Cache的系统，其缺失损失的计算如下：
 - 若L2 Cache包含所请求信息，则缺失损失为L2 Cache的访问时间
 - 否则，要访问主存，并取到L1 Cache和L2 Cache（缺失损失更大）
- 例子：有一处理器的CPI为1，所有访问能在L1 Cache中命中，时钟频率为5GHz。假定访问一次主存的时间为100ns，包括所有的缺失处理。设平均每条指令在L1 Cache中的缺失率为2%，若增加一个L2 Cache，访问时间为5ns，而且容量大到使L2 Cache缺失率减为0.5%，问处理器速率提高了多少？





解：如果只有一级Cache，则缺失只有一种：
即：L1缺失(访问主存)，其缺失损失为： $100\text{ns} \times 5\text{GHz} = 500$ 个时钟
 $\text{CPI} = 1 + 500 \times 2\% = 11.0$





如果有二级Cache，则有两种缺失：
即：L1缺失(访问L2 Cache): $5\text{ns} \times 5\text{GHz} = 25$ 个时钟
L2缺失(访问主存): 500 个时钟
 $\text{CPI} = 1 + 25 \times 2\% + 500 \times 0.5\% = 4.0$

因此，二者的性能比为 $11.0 / 4.0 = 2.8$ 倍

memory.111 2009/5/26日星期二







存储器管理(Memory Management)

- 早期采用单道程序，系统的主存中包含：
 - 操作系统（常驻监控程序）
 - 正在执行的一个用户程序
 所以无需进行存储管理，即使有也很简单。
- 现在都采用多道程序，系统的存储器中包含：
 - 操作系统
 - 若干个用户程序
 如果在存储器中进程数很少，则由于进程花费很多时间来等待I/O，常使处理器处于空闲状态。因此，存储器需要进行合理分配，尽可能让更多进程进入存储器。
- 在多道程序系统中，存储器的“用户”部分须进一步划分以适应多个进程。划分的任务由OS动态执行，这被称为存储器管理(memory management)。

memory.127 2009年5月26日星期二

Memory Management Schema

- 使系统中尽量多地存储用户程序的解决办法有：
 - 扩大主存(程序越来越长、主存费，不是根本办法)
 - 采用交换(Exchange)方式和覆盖(Overlap)技术

存储器中无处于就绪状态的进程（例如：某一时刻所有进程都在等待I/O）时，处理器将一些进程调出写回到磁盘，然后OS再调入其他进程执行，或新的作业直接覆盖老作业的存储区。
- 分区(Partitioning)和分页(Paging)是交换的两种实现方式
- “交换”和“覆盖”技术的缺点：对程序员不透明、空间利用率差
- 虚拟存储器(Virtual Memory)

类似上述分页方式，但不是把所有页面一起调到主存，而是采用“按需调页Demand Paging”，在外存和主存间以固定页面进行调度。

虚拟存储器方式下，引入了虚拟地址空间的概念。

memory.128 2009年5月26日星期二 **SKIP**

简单分区 (Partitioning)

- 主存分配：
 - 操作系统：固定
 - 用户区：分区
- 简单分区方案：使用长度不等的固定长分区(fixed-size partition)。
- 当一个进程调入主存时，分配给它一个能容纳它的最小的分区。
例如，对于需196K的进程可分配256K的分区。
- 简单分区方式的缺点：
 - 因为是固定长度的分区，故可能会浪费主存空间。多数情况下，进程对分区大小的需求不可能和提供的分区大小一样。

问题：如何生成物理地址？
可以采用更有效的可变长分区的方式！

memory.129 2009年5月26日星期二




可变长分区 (Partitioning)

- 更有效的方式---可变长分区 (variable-length partition)
 - 分配的分区大小与进程所需大小一样。
 - 特点：开始较好，但到最后在存储器中会有许多小空块出现。时间越长，存储器中的碎片就会越来越多，因而存储器的利用率下降。

分区的效果

更有效的方式是分页！

memory.130 2009年5月26日星期二



分页 (Paging)

- 基本思想：
 - 把内存分成固定长且比较小的存储块，每个进程也被划分成固定长的程序块
 - 程序块(page/page)可装到存储器可用的存储块(页框/page frame)中
 - 无需用连续页框来存放一个进程
 - 操作系统为每个进程生成一个页表
 - 通过页表(page table)实现逻辑地址向物理地址转换 (Address Mapping)
- 逻辑地址 (Logical Address)：
 - 程序中的指令所用的地址
- 物理地址 (physical/Memory Address)：
 - 存放指令或数据的实际内存地址

问题：是否需要将一个进程的全部都装入到内存？
根据程序访问的局部性可知：可以把当前活跃的页面调入主存，其余留在磁盘上！

采用“按需调页/Demand Paging”方式对主存进行分配！






memory.131 2009年5月26日星期二 **BACK**





虚拟存储系统的基本概念







- 虚拟存储技术的引入用来解决一对矛盾
 - 一方面，由于技术和成本等原因，主存容量受到限制
 - 另一方面，系统程序和应用程序要求主存容量越来越大
- 虚拟存储技术的实质
 - 程序员在比实际主存大得多的逻辑地址空间中编写程序
 - 程序执行时，把当前需要的程序段和相应的数据块调入主存，其他暂不用的部分存放在磁盘上
 - 指令执行时，通过硬件将逻辑地址（也称虚拟地址或虚地址）转化为物理地址（也称主存地址或实地址）
 - 在发生程序或数据访问失效时，由操作系统进行主存和磁盘之间的信息交换
- 虚拟存储器机制由硬件与操作系统共同协作实现，涉及到操作系统中的许多概念，如进程、进程的上下文切换、存储器分配、虚拟地址空间、缺页处理等。



下面先介绍操作系统中一些有关概念。

memory.132 2009年5月26日星期二












(自学) Pentium处理器寻址方式

寻址方式	算法
立即(地址码A本身为操作数)	操作数=A
寄存器(通用寄存器的内容为操作数)	操作数=(R)
偏移量(地址码A给出8/16/32位偏移量)	LA=(SR)+A
基址(地址码B给出基址器编号)	LA=(SR)+(B)
基址带偏移量(一维表访问)	LA=(SR)+(B)+A
比例变址带偏移量(一维表访问)	LA=(SR)+(I)xS+A
基址带变址和偏移量(二维表访问)	LA=(SR)+(B)+(I)+A
基址带比例变址和偏移量(二维表访问)	LA=(SR)+(B)+(I)xS+A
相对(给出下一指令的地址, 转移控制)	转移地址=(PC)+A



通过程序重定位进行存储区域保护

- 把逻辑地址转换为实际的物理地址的过程称为“地址转换”或“程序重定位”
- 重定位方式：**
 - 静态：**在装入前将所有地址全部转换为物理地址。
 - 动态：**靠硬件的地址转换机构来实现，在程序执行过程中动态进行地址转换。动态定位可实现程序在主存中的浮动。
- 程序重定位是通过逻辑地址加界（即加基准地址）来实现的
- 通过对程序生成的地址进行越界判断，可实现程序的保护

对程序生成的地址进行判断，若在界限内，则说明没有越界，否则访问越界

memory.157 2009年5月26日星期二

键保护和环保护方式进行存储区域保护

- 键保护方式**
 - 系统为每道作业设置一个保护键
 - 为某作业分配主存时，根据它的保护键在页表中建立键标志
 - 进程运行时，将程序状态寄存器中的键（程序键）和访问页的键（存储键）进行核对，相符时才可访问该块，如同“锁”与“钥匙”的关系
 - 为使某块能被各进程访问，或某个进程可访问任何一块，规定键标志为0，此时不进行核对工作。例如，操作系统有权访问所有块，所以可让OS的程序状态字中的键为0
- 环保护方式**
 - 主存中各进程按其重要性分为多个保护级，各级别构成同心环
 - 最内环的进程保护级别最高，向外逐次降低
 - 内环进程可以访问外环和同环进程的空间，而外环不得访问内环进程空间
 - 系统进程的保护级别高，环号小，而用户进程大都处于外环
 - Pentium采用该方案

memory.158 2009年5月26日星期二

第三讲小结

- 虚拟存储器是磁盘和主存之间的缓存管理机制，而不是一种物理存储器
- 引入虚拟存储器，使程序员可以在一个极大的存储空间写程序，无需知道运行程序的物理存储器有多大
- 虚拟存储器采用“按需调页”技术，把一部分程序调到主存，一部分存放在磁盘上
- 交换的块（称为页）比Cache-MM层次的块要大得多
- 采用全相联映射，通过页表实现逻辑地址和物理地址转换，由硬件实现
- 缺页处理由OS完成（cache miss处理由硬件实现）
- 采用Write Back写策略
- 页表中记录装入位、访问方式、使用情况、修改位、磁盘地址或页框号
- 经常使用的页表项放到特殊的Cache中，称为快表TLB
- 有分页式、分段式、段页式三种管理模式
- 两类存储保护形式
 - 可利用程序重定位或其他存储保护方式进行地址越界判断
 - 可利用访问方式进行存取权限的判断

memory.159 2009年5月26日星期二

本章总结1

- 存储器的分类**
 - 按存取方式分：随机、顺序、直接、相联
 - 按存介质分：半导体、磁表面、激光盘
 - 按信息可更改性：可读可写、只读
 - 按断电后可否保存：易失、非易失
 - 按功能/容量/速度分：寄存器、Cache、主存（内存）、辅存（外存）
- 存储器的分层结构：**
 - 速度从快到慢、容量从小到大、价格从贵到便宜，按与CPU连接的距离由近到远的顺序，构成的分层次结构为：

寄存器→Cache→主存→磁盘→光盘、磁带

memory.160 2009年5月26日星期二

本章总结2

- 半导体随机存取存储器的组织
 - 存储元（记忆单元）→存储芯片→存储模块（内存条）→存储器
- 存储器芯片与CPU的连接
 - 地址线的连接：**考虑芯片在字方向上扩展，低位用于芯片内地址、高位用于片选逻辑，送到片选信号译码器，译码输出连到芯片的片选信号引脚上。
 - 数据线的连接：**考虑芯片在位方向上扩展，分别连到位扩展的芯片上
 - 控制线的连接：**读/写信号、主存I/O访问信号等经过组合连到芯片相应的引脚。
- 只读存储器：ROM、PROM、EPROM、EEPROM、Flash ROM
- 多体交叉编址存储器
 - 连续编址：按高位地址划分模块
 - 交叉编址：按低位地址划分模块

memory.161 2009年5月26日星期二

本章作业

- 2(4), 2(8), 2(9), 2(10), 2(11)
- 3, 4, 6, 7, 11, 12, 14, 17, 18, 20, 22, 23, 24

已经学过的内客可以先做起来。4月14号交作业！

memory.162 2009年5月26日星期二