1.I/O设备和I/O接口两部分结合起来就是输入输出系统吗？

答：不是。I/O设备和I/O接口只是I/O硬件部分，输入输出系统应该包括I/O硬件和I/O软件两个部分。不同硬件结构的I/O系统，所采用的I/O软件技术差别很大。但不管是哪种，CPU通过直接执行I/O指令或操作系统管理程序，总是或多或少地参与主机和外设交换信息的任务，也就是说总要有I/O软件的参与。

2.I/O系统的性能如何评价？

答：一般用响应时间和吞吐率两个指标来衡量。不同的I/O系统对于响应时间和吞吐率的要求不同。例如，对于事务处理系统（如：订票、存/取款等系统），由于同时会有大量的事务要求处理，且每个事务对磁盘的访问量很少，所以这种系统主要考虑每秒钟磁盘的存取次数能否达到很大，使得同时有很多事务在很短的时间内得到快速响应。也就是说，对响应时间的要求更高，而不大在乎吞吐率。但是，像多媒体点播系统，就希望系统的吞吐量很大，要求单位时间内能有大量数据读出，以满足播放要求。

3.数据传输率中的K、M、G等的含义和主存容量中的含义一样吗？

答：不一样。在主存容量中1K=210、1M=220、1G=230。但是，在数据传输率中，因为数据传输速度和时钟频率有关，时钟频率通常以KHz、MHz、GHz来表示，所以，传输速率一般用KB/s、MB/s、GB/s来表示，这里的1K=103、1M=106、1G=109。在计算中，可能会混淆使用，因为，数据块的大小还是用1K=210、1M=220、1G=230，而传输速率又和数据块大小有关，这样使得计算变得很复杂，所以，很多场合下，不区分它们之间的差别，而是看成一样的来处理。

4.什么是I/O设备的数据速率？各种外设的数据速率相差很大吗？

答：在I/O设备和主机之间传输数据时的峰值速率。各种I/O设备的数据速率相差很大。有键盘、鼠标这种极慢速的设备，大约每秒钟10个字节，也有磁盘和网络设备等这些每秒能达到几十兆字节的快速设备。不同传输速率的外设所用的外设接口不同、在主板上的连接方式不同、所用的I/O方式也不同。

答：磁盘表面被分为许多同心圆，每个同心圆被称为一个磁道。信息存储在磁道上。每个磁道被划分为若干段，又叫扇区。每个扇区存放一个记录块，每个记录块有相应的地址标识字段、数据字段（512字节）和校验字段等。到磁盘上寻找数据时，只要定位到数据在哪个磁头的哪个磁道的哪个扇区。所以，扇区是磁盘的最小编址单位。

6.盘面号和磁头号是一回事吗？

答：是的。硬盘是一个盘组，有多个盘片组成，每个盘片有两个面。每个盘面上有一个磁头，用于对该盘面上的信息进行读写。所以，磁头号就是盘面号。磁头在盘面上移动到不同的位置就形成不同的磁道，信息记录在磁道上。

7.柱面号和磁道号是一回事吗？

答：是的。硬盘是一个盘组，有多个盘面组成，所有盘面上相同编号的磁道构成了一个圆柱面（但物理上这个圆柱面是不存在的），因此，不同盘面上的同一个磁道就形成一个圆柱面，有多少磁道就形成多少圆柱面。所以，磁道号就是圆柱面号。

8.当一个磁道存满后，信息是在同一个盘面的下一个磁道存放，还是在同一个柱面 的下一个盘面存放？

答：当一个磁道存满后，如果信息是在同一个盘面的下一个磁道存放，则需要移动磁头，因为，移动磁头是机械运动，花费时间较长，且有机械磨损；如果信息在同一个柱面的下的盘面存放，则不需移动磁头，即，磁道号不变，只要通过给出一个相邻盘面号，通过译码电路选取该盘面的磁头就可以读写了。几乎没有延迟，也没有机械运动。

9.I/O接口就是I/O端口吗？

答：不是。接口和端口是两个完全不同的概念，输入输出接口是主机和外设之间传送信息的“桥梁”，介于主机和外设之间。主机控制外设的命令信息、传送给外设的数据或从外设取来的数据、以及外设送给主机的状态信息等都要先存放到输入输出接口中，所以，接口中有一些寄存器，用来存放这些控制/数据/状态信息。我们把I/O接口中的这些寄存器称为I/O端口。所以接口中包含有命令端口（写操作）、数据端口（读/写操作）和状态端口（读操作）。有些接口电路，将命令端口和状态端口合二为一，作为命令端口时，从CPU写入控制信息；作状态端口时，从外设存入状态信息，供CPU读取。

答：在设计机器时，要规定机器内所有I/O接口中的各个寄存器如何进行编号，接口中寄存器的编号称为端口号。一般有两种编址方式：独立编址和统一编址。这里的“统一”和“独立”不是指各个不同接口之间的“统一”和“独立”关系，而是指所有I/O端口号组成的地址空间（称为I/O地址空间）和所有主存单元号组成的地址空间（称为主存地址空间）之间的关系。 独立编址方式：指对I/O地址空间独立编址，不占用主存单元的地址空间，也就是两者分别编号，因而可能有相同的编号，但地址位数大多不同，主存单元个数多，地址空间大，地址位数多；I/O端口少，地址空间小，地址位数少。因为可能有相同的编号，所以指令中无法靠地址来区分要访问的是主存单元还是I/O端口，所以，需要有和访存指令不同的操作码，因而，需要设计专门的I/O指令。 统一编址方式：指I/O端口和主存单元统一编址，一个地址空间分成了两部分，各在不同的地址段中，但地址的位数是相同的，可根据地址范围的不同来区分访问的是主存单元还是I/O端口，所以无需专门的输入输出指令。

11.CPU是如何访问I/O端口的？

答：在I/O指令中给出要访问的端口号，当CPU执行I/O指令时，根据指令的操作码得知要访问I/O，因而在总线的地址线上送出端口号，在总线的控制线上送出I/O读或I/O写的命令，被访问端口所在的接口对地址译码后选中相应的端口，并从控制线上取得读/写命令，由接口中的读/写控制电路对被访问端口进行读或写操作。

12.一个I/O接口只能有一个地址吗？

答：不是。一个I/O接口中可能有多个用户可访问的寄存器，也就是有多个I/O端口，所以应该有多个地址。

答：是的。程序查询方式下，整个输入输出过程是通过CPU执行查询程序完成的，所有信息（命令、数据、状态）的交换具体由查询程序中的I/O指令进行的。 外设的数据和状态信息通过接口中外设一侧的电缆线送到接口中，连同接口本身的状态信息一起记录到相应的寄存器中，CPU再通过执行输入指令（如：80x86中的IN指令）从I/O端口中取到CPU的寄存器中。CPU送到外设的数据和命令字，通过执行输出指令（如：80x86中的OUT指令）从CPU中的寄存器送到相应的I/O端口中。

14.程序中断方式下，外设的数据是直接和CPU交换的吗？

答：是的。程序中断方式下，当外设完成任务（如：打印完一个字符、键盘有按键等）、或外设发生了特殊事件（如：打印机缺纸、过程控制中温度太高等）、或采样定时到时，外设通过向CPU发中断请求，来中止CPU正在执行的程序，转到相应的中断服务程序去执行，处理完后，回到原被中止的程序继续执行。通常在CPU执行中断服务程序过程中完成数据的交换，如：从键盘缓冲取数据，向打印机缓冲发送打印字符、取采样数据等。这些都是通过CPU执行输入输出指令来完成的，因而，程序中断方式下，外设的数据是直接和CPU交换的。

15.程序中断方式下，外设任何时候都可以申请中断并马上得到响应吗？

答：不是。程序中断方式下，外设何时发出中断请求是由外设接口中的中断产生逻辑决定的，不受CPU的限制，但何时响应中断与CPU执行指令过程有关。CPU总是在一条指令执行完、取下条指令之前去查询有无中断请求。如果此时是开中断状态，并有未被屏蔽的中断请求发生，则CPU自动执行一条隐指令，进入中断响应机器周期，完成关中断、保护断点、取中断向量三个操作。所以不是任何时候都马上响应中断的，中断响应的条件有三个：（1）CPU处于开中断状态（中断允许触发器EINT置“1”状态）；（2）至少有一个未被屏蔽的中断请求发生；（3）一条指令执行结束。

16.为什么在介绍CPU设计时要讲中断的概念，在介绍I/O系统时又讲中断的概念？

答：在CPU执行程序过程中，有两种情况会打断程序的执行，一种情况是CPU正在执行的指令出现了“异常”或设置了“陷阱”；另一种情况是指令执行正常，但外部设备出现了特殊事件，要求CPU处理。一般把前面的情况称为“异常”，后面的情况称为“中断”（也有很多系统或教科书不分“异常”和“中断”，全部称为“中断”）。 在涉及到CPU设计时，必须考虑在数据通路中如何实现异常和中断处理，包括：如何设置“开/关中断”状态，如何判断是否发生了异常和中断、如何识别是哪类异常和中断、怎样保存断点、如何切换到中断服务程序等等。 “中断”作为一种I/O方式，在许多采用中断方式的外设接口电路中，必须要有相应的中断处理逻辑，所以，在涉及到I/O系统的设计时，也必须了解有关中断的相关概念和内容。

17.为什么在响应中断的时候保存断点，而在处理中断的时候保存现场？

答：断点是中断返回时被中断程序继续执行处指令的地址（即：响应中断时PC的值）和当时的程序状态字PSW的内容，所以必须在进入中断处理前先保存到栈中，否则，当取来中断服务程序的首地址送PC后，原断点PC的值就被破坏了。而现场是被中断的原程序在断点处各个寄存器的值，只要在这些寄存器再被使用前保存到栈中就行了，一般在实际处理中断事件过程中可能要用到这些寄存器，所以在实际处理之前的准备阶段来保存现场（寄存器压栈），而在实际处理后的结束阶段再恢复现场（寄存器出栈）。

答：单重中断情况下，在中断处理整个过程中，不允许响应新的中断请求，其做法是在中断响应过程中关中断后的整个中断处理过程中都不开中断（一直使中断允许触发器置“0”），直到中断处理结束后，才开中断，然后中断返回到原断点。 多重中断系统中，如果在进行某个中断请求的处理过程中，又发生了新的中断请求，则可以中止正在进行的中断处理，转到新的中断请求的处理程序执行。因此，在中断处理过程中，应该开中断，允许响应新的中断请求。其做法是在实际处理中断事件前就开中断，而不是像单重中断那样在处理后才开中断。这样保证在实际中断处理过程中可以响应新的中断请求。

19.向量中断、中断向量、向量地址三个概念是什么关系？

答：中断向量：每个中断源都有对应的处理程序，我们称这个处理程序为中断服务程序，其入口地址称为中断向量。所有中断的中断服务程序入口地址构成一个表，称为中断向量表；也有的机器把中断服务程序入口的跳转指令构成一张表，称为中断向量跳转表。 向量地址：中断向量表或中断向量跳转表中每个表项所在的内存地址或表项的索引值，称为向量地址或中断类型号。 向量中断：是指一种识别中断源的技术或方式。识别中断源的目的就是要找到中断源对应的中断服务程序的入口地址，即获得向量地址。采用向量中断进行中断源识别的做法如下：采用某种硬件排队线路（如：菊花链、并行判优等），对所有未被屏蔽的中断请求进行排队，选出优先级最高的中断源，然后对其编码，得到该中断源的编号（可以转换为向量地址，有些书中就称其为向量地址），通过总线将其取到CPU中，转换成向量地址，从而取出中断服务程序入口地址，或跳转到中断服务程序。还有一种是用程序（称为中断查询程序）进行中断源识别的软件方法。

答：它们是两个完全不相关的概念。 禁止中断就是关中断，即：使中断允许触发器置为“0”，此时，任何中断请求都得不到响应；屏蔽中断是多重中断系统中的一个概念，是指某个中断正在被处理的时候，如果有其他新的中断请求发生，是否允许响应新发生的中断。它反映了正在处理的中断与其他各个中断之间的处理优先级顺序，所以每个中断都有一个中断屏蔽字，其中的每一位对应一个中断的屏蔽位，为“1”则对应的中断不能被响应。响应某个中断后，就会把它的中断屏蔽字送到中断屏蔽字寄存器中，在中断排队前，其中的每一位和中断请求寄存器中的对应位进行与操作，因而，只有未被屏蔽的中断源进入排队线路，从而有可能得到响应。

21.中断响应优先级和中断处理优先级一样吗？

答：这是两个不同的概念。中断响应优先级是由硬件排队线路或中断查询程序的查询顺序决定的，不可动态改变；而中断处理优先级可以由中断屏蔽字来改变，反映的是正在处理的中断是否比新发生的中断的处理优先级低（屏蔽位为“0”，对新中断开放），如果是的话，就中止正在处理的中断，转到新中断去处理，处理完后回到原被中止的中断继续处理。

22.DMA方式下，外设的数据是直接和CPU交换的吗？

答：不是。DMA方式适合于像磁盘一类的高速设备（外存），以成批的方式交换数据，一般一次交换几百字节的数据，CPU不可能放得下那么多数据。所以，DMA方式下，设备的数据是和主存进行交换的，不是与CPU直接交换，也不能理解成和主机直接交换。DMA方式通过在主存和外设之间建立一条“直接的数据通路”，由专门的硬件（DMA控制器）来控制进行数据传送。

23.DMA方式下，在主存和外设之间有一条物理通路直接相连吗？

答：没有。通常所说的DMA方式通过在主存和外设之间建立一条“直接的数据通路”，使数据在主存和外设之间直接进行传送，其含义并不是说在主存和外设之间建立一条物理上的直接通路，而是在主存和外设之间通过外设接口、系统总线以及总线桥接部件等连接，建立起一个信息可以互相通达的通路，在逻辑上看成是直接的通路，但物理上不是直接相连的。

24.DMA方式下，CPU一点开销都没有吗？

答：不是。DMA方式下的数据交换过程分以下三个步骤： （1）DMA控制器的初始化。将所要传送的数据个数、内存地址、传送方向等送到DMA控制器。这个过程由CPU执行指令来完成。初始化结束后，发启动DMA传送的命令（这也是通过CPU执行输出指令来完成的）。 （2）DMA传送。这个过程整个都是由硬件来完成的，主要由DMA控制器控制系统总线，完成数据在主存和外设之间的数据传送。 （3）DMA传送结束处理。DMA传送结束后，发出DMA结束中断请求，由CPU执行相应的中断服务程序进行数据校验等后处理工作。 综上所述，DMA方式下，CPU要进行初始化和后处理两部分工作。不是一点开销都没有。只是相对于程序查询方式和程序中断方式来说，CPU介入要少得多， CPU不需要介入主要的数据传送过程了。

答：不一样。DMA方式下，向CPU请求的是总线控制权，要求CPU让出总线控制权给DMA控制器，由DMA控制器来控制总线完成主存和外设的数据交换，因此，CPU只要用完总线后就可以响应请求，释放总线，让出总线控制权。CPU总是在一个机器周期内使用总线，完成一次总线事务，所以响应时间应该少于一个机器周期；而中断方式下请求的是CPU时间，要求CPU中止正在执行的程序，转到中断服务程序去执行，对中断事件进行相应的处理。CPU总是要等到一条指令执行结束后，才去查询有无中断请求，所以响应时间少于一个指令周期。

答：周期挪用法的基本思想是，当外设准备好一个数据时，DMA控制器就向CPU申请一次总线控制权， CPU在一个机器周期结束时一旦发现有DMA请求，就立即释放总线，让出一个周期给DMA控制器，由DMA控制器控制总线在主存和外设之间传送一个数据，传送结束后立即释放总线，下次外设准备好数据时，又重复上述过程，直到所有数据传送完毕。这种情况下，CPU的工作几乎不受影响，只是在万一出现访存冲突时，CPU挪出一个周期给DMA，由DMA访问主存，而CPU延迟访问主存。这里CPU挪出的是主存存取周期。