A.半导体存储器
B.磁表面存储器
C.磁芯存储器
D.光盘存储器
2.若计算机的主存储器容量为1GB，也就等于（ ）。
A.230个字节
B.1030个字节
C.29个字节
D.109个字节
3.某SRAM芯片，其容量为1024 x 4位，其地址和数据引脚的数目分别为（ ）。
A.10，4
B.5，4
C.10，8
D.5，8
4.在主存和CPU之间增加cache的目的是（ ）。
A.增加内存容量
B.提高内存可靠性
C.加快信息存取速度
D.增加内存容量，同时加快访存速度
5.某计算机字长16位，存储容量是64KB，按字节编址，则它的寻址范围是（ ）。
A.0 ～ (64K-1)
B.0 ～ (32K-1)
C.0 ～ (64KB-1)
D.0 ～ (32KB-1)
6.下列几种存储器中，( )是易失性存储器。
A.Cache
B.EPROM
C.Flash Memory
D.CD-ROM
7.以下哪一种情况能很好地发挥Cache的作用?（ ）
A.程序中不含有过多的I/O操作
B.程序的大小不超过实际的内存容量
C.程序具有较好的访问局部性
D.程序的指令间相关度不高
8.假定一个存储器容量为1024MB，按字节编址，每次读写操作最多可以一次存取32位。不考虑其它因素，则存储器地址寄存器MAR和存储器数据寄存器MDR的位数至少应分别为（ ）。
A.30，8
B.30，32
C.28，8
D.28，32
9.用存储容量为16K×1位的存储器芯片来组成一个64K×8位的存储器，则在字方向和位方向上分别扩展了（ ）倍。
A.4和2
B.8和4
C.2和4
D.4和8
10.下面有关系统主存的叙述中，错误的是（ ）。
A.RAM是可读可写存储器，ROM是只读存储器
B.ROM和RAM的访问方式相同，都采用随机访问方式进行读写
C.系统的主存由RAM和ROM组成
D.系统的主存都是用DRAM芯片实现的
11.多模块存储器所以能高速进行读/写，是因为采用了（ ）。
A.高速芯片
B.相互独立的读写电路
C.流水技术
D.新型器件
12.相联存储器是按（ ）进行寻址的存储器。
A.地址指定方式
B.堆栈方式
C.内容指定方式
D.地址指定与堆栈
13.在存储器分层体系结构中，存储器从速度最快到最慢的排列顺序是（ ）。
A.寄存器-主存-Cache-辅存
B.寄存器-主存-辅存-Cache
C.寄存器-Cache-辅存-主存
D.寄存器-Cache-主存-辅存
14.在存储器分层体系结构中，存储器从容量最大到最小的排列顺序是（ ）。
A.寄存器-主存-Cache-辅存
B.寄存器-主存-辅存-Cache
C.辅存-主存-Cache-寄存器
D.寄存器-Cache-主存-辅存
15.以下四种类型的半导体存储器中，读出数据传输率最高的是（ ）。
A.DRAM
B.SRAM
C.Flash Memory
D.EPROM
16.EPROM是指（ ）。
A.读写存储器
B.掩膜只读存储器
C.可编程的只读存储器
D.可擦除可编程的只读存储器
17.以下是一个二维数组求和函数：
1 int sum-array-rows ( int V [M] [N] )
2 {
3 int i, j, sum=0;
4 for ( i=0; i< M; i++)
5 for (j=0; j < N; j++)
6 sum + =V[i] [j];
7 return sum;
8 }
假设M=2、N=3，则数组V的访问顺序是( ),其访问局部性达到最好。
A.V00、V01、V02、V10、V11、V12
B.V00、V10、V01、V11、V02、V12
C.V00、V11、V01、V10、V02、V12
D.V00、V01、V11、V10、V02、V12
18.以下是一个二维数组求和函数：
1 int sum-array-cols ( int V [M] [N] )
2 {
3 int i, j, sum=0;
4 for ( j=0; j< N; j++)
5 for (i=0; i < M; i++)
6 sum + =V[i] [j];
7 return sum;
8 }
假设M=2、N=3，则数组V的访问顺序是( ),其访问局部性较差。（补充说明：二维数组存放时，一般同一行元素连续存放，所以这种先列循环后行循环的程序，其访问局部性较差。当M很大时，其数据的访问顺序呈跳跃性，很可能使得一段时间内的数据访问不能集中在同一个主存块中。）
A.V00、V01、V02、V10、V11、V12
B.V00、V10、V01、V11、V02、V12
C.V00、V11、V01、V10、V02、V12
D.V00、V01、V11、V10、V02、V12
19.假定主存地址位数为32位，按字节编址，主存和Cache之间采用直接映射方式，每个主存块的大小为1个字，每字32位，则能存放32K字的Cache的容量总共应该有多少位？（ ）
A.1504K
B.1536K
C.1568K
D.1600K
20.假定有一个计算机系统，其Cache采用直接映射方式，共有64个槽，每个主存块大小为32字节，主存按字节编址。问该系统中主存第3000号单元所在的主存块该放到Cache的哪个槽中？（ ）
A.13
B.26
C.29
D.58
21.假定有一个计算机系统，其Cache共有64个槽，采用4路组相联映射方式，每个主存块大小为32字节，主存按字节编址。问该系统中主存第3000号单元所在的主存块该放到Cache的哪个组中？（ ）
A.13
B.26
C.29
D.58
22.假定有一个计算机系统，其DRAM存储器的访问时间为：发送地址1个时钟，每次访问的初始化需要15个时钟，每发送1个数据字需要1个时钟。若主存块为4个字，DRAM的存取宽度为1个字。问该系统中Cache的一次失靶损失至少为多少时钟？（ ）
A.17
B.20
C.33
D.65
23.假定有一个计算机系统，其DRAM存储器的访问时间为：发送地址1个时钟，每次访问的初始化需要15个时钟，每发送1个数据字需要1个时钟。若主存块为4个字，DRAM的存取宽度为4个字。问该系统中Cache的一次失靶损失至少为多少时钟？（ ）。
A.17
B.20
C.33
D.65
24.以下是有关虚拟存储器益处的叙述，其中错误的是（ ）。
A.可使多个程序有效地共享存储器
B.可以方便地进行存储保护
C.可以加快存储器访问的速度
D.使程序员编程时不受内存容量的限制
25.以下是有关虚拟存储器机制中地址转换的叙述，其中错误的是（ ）。
A.地址转换是指把逻辑地址转换为物理地址
B.一般来说，逻辑地址比物理地址的位数少
C.地址转换过程中会发现是否“缺页”
D.MMU在地址转换过程中要访问页表项
26.以下是有关虚拟存储器机制中页表的叙述，其中错误的是（ ）。
A.系统中每个进程有一个页表
B.页表中每个表项与一个虚拟页对应
C.每个页表项中一定包含装入位（或有效位）和物理页号或磁盘地址
D.所有进程都可以访问页表
27.以下是有关缺页处理的叙述，其中错误的是（ ）。
A.若对应页表项中的有效位为“0”则发生缺页
B.缺页是一种外部中断，需要调用操作系统提供的中断服务程序来处理
C.缺页处理过程中一定要根据页表中给出的磁盘地址去读磁盘数据
D.缺页处理完后要重新执行发生缺页的指令
28.以下是有关页式虚拟存储器的叙述，其中错误的是（ ）。
A.进程被划分成等长的虚拟页，内存被划分成同样大小的页框
B.采用全相联映射，每个虚拟页可以映射到任何一个空闲的页框中
C.当从磁盘装入的信息不足一页时会产生页内碎片
D.相对于段式虚拟存储器，分页式更利于存储保护
29.以下是有关段式虚拟存储器的叙述，其中错误的是（ ）。
A.段是逻辑结构上相对独立的程序块，因此段是可变长的
B.按程序中实际的段来分配主存，所以被分配后的主存块是可变长的
C.每个段表项必须记录对应段在主存的起始位置和段的长度
D.分段方式对程序员和编译器来说是透明的
30.以下是有关快表的叙述，其中错误的是（ ）。
A.快表的英文缩写是TLB，称为转换后援缓冲器
B.快表中存放的是常用页表项
C.快表命中时，L1 Cache一定命中
D.快表是用Cache实现的，一定在CPU中