1.从事CPU设计的人会很少，为什么大家都要学习如何设计CPU呢？

答：首先，从智力方面来说，处理器设计是有趣而富有挑战性的。“现代微处理器可以称得上是人类创造出的最复杂的系统之一”，“处理器要完成复杂的任务，但又要求结构尽可能简单”；其次，理解处理器如何工作能够帮助理解整个计算机系统是如何工作的。第三，虽然没有很多人设计处理器，但会有很多人从事嵌入式系统的设计。现代许多机电产品中都有处理器芯片嵌入其中，嵌入式系统的设计者必须了解处理器是如何工作的，因为这些系统通常在较低的抽象层次上进行编程设计。第四，你将来的工作可能就是设计处理器。（引自[美] Randal E. Bryant & David O’Hallaron《Computer Systems A Programmer’s Perspective》第四章 ） 现代计算机的处理器基本上都采用流水线方式执行指令，流水线方式的数据通路比较复杂，所以先从简单的单周期数据通路和多周期数据通路开始理解，就是本章的内容。有了这些基础，对流水线处理器理解起来就较容易了。深刻理解流水线方式处理器的工作原理对于如何设计高质量的程序、如何进行编译优化、如何设计高性能计算机系统等等都是非常必要的。

2.一条指令的执行过程中要做哪些事情呢？

答：一条指令的执行过程包括：取指令、指令译码、（计算操作数地址）、取操作数、运算、送结果。其中取指令和指令译码是每条指令都必须进行的操作。有些指令需要到存储单元取操作数，因此，需要在取数之前计算操作数的存储单元地址。取操作数和送结果这两个步骤，对于不同的指令，其取和送的地方可能不同，有些指令要求在寄存器取/送数，有些是在内存单元取/送数，还有些是对I/O端口取/送数。因此，一条指令的执行阶段（不包括取指令阶段），可能只有CPU参与，也可能要通过总线去访问主存，也可能要通过总线去访问I/O端口。

3.指令周期、机器周期之间的关系是什么？

答：一条指令从读取到执行完成所花的全部时间被称为指令周期。一个指令周期中要完成多个步骤，包括取指令、计算下条指令的地址、指令译码、（计算操作数地址）、取操作数、运算、送结果等。这些步骤中，最复杂的操作是访问存储器取指令或读/写数据，以及访问I/O读/写数据。它们都涉及到总线操作，通过系统总线来和CPU之外的部件进行信息交换。通常把通过一次总线事务访问一次主存或I/O的时间称为机器周期。所以一个指令周期包含了多个机器周期。不同机器的指令周期所包含的机器周期数不同。典型的机器周期有：取指令、主存读（间址周期是一种主存读机器周期）、主存写、I/O读、I/O写、中断响应等。（注：现代计算机的处理器设计已经没有“机器周期”的概念了，而是直接把指令的执行分解成若干步骤，每一步在一个时钟周期内完成。因为目前很多书中还会出现“机器周期”的概念，因此，对“指令周期”和“机器周期”的概念作一说明。）

4.CPU总是在执行指令吗？会不会停下来什么都不做?

5.CPU除了执行指令外，还做什么事情？

答：CPU的工作过程就是周而复始地执行指令，计算机各部分所进行的工作都是由CPU根据指令的要求来启动的。为了使CPU和外部设备能够很好地协调工作，尽量使CPU不等待、甚至不参与外部设备的输入和输出过程，采用了程序中断方式和DMA方式。这两种方式下，外部设备需要向CPU提出中断请求或DMA请求，因此，在执行指令过程中，CPU还要定时通过采样相应的引脚来查询有没有中断请求或DMA请求。如果有中断请求的话，CPU要进行一系列的动作，完成正在执行的主程序和中断处理程序的切换；如果有DMA请求的话，还要给出响应DMA请求的一些控制信号。另外，CPU在一条指令的执行过程中，还可能发生一些指令异常事件，因此，也需要CPU能通过相应的动作，转换到异常事件处理程序去执行。

7.CPU执行指令的过程中，其他部件在做什么?

答：计算机的工作过程就是连续执行指令的过程，整个计算机各个部分的动作都是由CPU中的控制部件CU通过对指令译码送出的控制信号来控制的。其他部件不知道自己该做什么，该完成什么动作，只有CPU通过对指令译码才知道。如果指令中包含有对存储器或I/O模块的访问，则必须由CPU通过总线，把要访问的地址和操作命令（读还是写）等信息送到存储器或I/O接口（I/O模块）来启动相应的读或写操作。例如，每次指令执行前，都要通过向总线发出主存地址、主存读命令等来控制存储器取指令；若当前执行的是寄存器定点加法指令，则CU控制定点运算器进行动作；若是I/O指令，则CU会通过总线发出I/O端口地址、I/O读或写命令等来控制对某个I/O接口中的寄存器进行读写操作。所以说，CPU在执行指令时，其他部件也在执行同样的指令，只不过一条指令中包含了不同的动作，在不同的地方执行而已。

8.怎样保证CPU能按程序规定的顺序执行指令呢？

答：计算机的工作过程就是连续执行指令的过程，指令在主存中连续存放。一般情况下，指令被顺序执行，只有遇到转移指令（如，无条件转移、条件分支、调用和返回等指令）才改变指令执行的顺序。当执行到非转移指令时，CPU中的指令译码器通过对指令译码，知道正在执行的是一种顺序执行的指令，所以就直接通过对PC加“1”（这里的“1”是指一条指令的长度）来使PC指向下一条顺序执行的指令；当执行到转移指令时，指令译码器知道正在执行的是一种转移指令，因而，控制运算器根据指令执行的结果进行相应的地址运算，把运算得到的转移目标地址送到PC中，使得执行的下一条指令为转移到的目标指令。 由此，可以看出指令在主存中的存放顺序是静态的，而指令的执行顺序是动态的。CPU能根据指令执行的结果动态改变程序的执行流程。

9.定长指令字格式的处理器中，如何读取指令？

答：定长指令字格式是一种规整型指令集，所有指令都有相同的长度。所以，指令的读取非常简单。每次都可以按照确定的字节个数从指令存储器读出。

10.定长指令字格式的处理器中，下一条指令地址如何计算？

答：定长指令字格式是一种规整型指令集，所有指令都有相同的长度。现代计算机都以字节编址，因此，在计算下条指令的地址时，只要将PC中的当前指令地址加上指令的字节数就行了。如：MIPS处理器的指令字都是32位。所以，每条MIPS指令占了四个内存单元。只要将PC的值加4就可以得到下条指令的地址。

11.变长指令字格式的处理器中，如何读取指令？

答：变长指令字格式是一种不规整型指令集，指令有长有短，每条指令所含的字节数不同。因此，在取当前指令时，可以每次按最长的指令长度来取。例如，如果最长指令长度为6，则每次取6个字节，然后根据指令中特定位的规定，对指令中的各字段进行划分，确定指令包含的操作码字段、寄存器编码字段、立即数字段、直接地址字段或转移目标地址字段等等。因为总是按最长指令字读取，所以每条指令总是包含在读出的字节中。

12.变长指令字格式的处理器中，下一条指令地址如何计算？

13.从处理器设计的角度，你认为定长指令字好还是变长指令字好？

答：从处理器设计的角度来看，定长指令字格式比变长指令字格式要好。特别是在取指令操作和计算下条指令地址方面，定长指令字可以大大简化处理器中取指令部件的设计。

14.主频越高，CPU的运算速度就越快吗？

答：CPU中的执行部件（定点运算部件、浮点运算部件）的每一步动作都要有相应的控制信号进行控制，这些控制信号何时发出、作用时间多长，都要有相应的时钟定时信号进行同步，CPU的主频就是同步时钟信号的频率。直观上来看，主频越高，每一步的动作就越快，CPU的运算速度也就越快。通常，同一类型处理器的平均的CPI（每条指令平均的时钟周期数）是固定的。所以，主频越快，一秒钟内执行的指令越多。例如，若CPI=2，则主频为500MHz的机器在一秒钟内执行10亿条指令；而主频为1GHz的机器在一秒钟内执行20亿条指令。 主频是反映CPU性能的重要指标，但只是反映了一个侧面，不是绝对的。如果一条指令所包含的动作分的很小，每一步动作所花的时间很短，因而，定时用的时钟周期很短，主频就高。此时执行一条指令所花的时间并没有缩短。如果不用流水线方式的话，CPU的运算速度并不会因为主频变高而变快。当然，现代计算机都采用流水线方式执行指令，使得每条指令大多能在一个时钟内完成，这样的话，主频变高，CPU的运算速度就变快了。

15.CPU中的控制器包含哪些基本部件？

答：CPU中的控制器包含以下基本的部件： 指令部件：包括程序计数器PC、指令寄存器IR、指令译码器等 时序部件：包括主频脉冲源、启停控制逻辑等 微操作信号（控制信号）生成部件：根据指令译码结果、当前机器状态、 行结果标志、时序信号等，用组合逻辑电路或微程序设计方式得到控制信号。有两大类控制信号：CPU内部控制信号和发到系统总线上的控制信号。 中断控制逻辑：包括中断允许触发器、中断查询、中断回答等控制逻辑

答：CPU的基本功能就是执行指令，指令的执行过程就是数据在数据通路中流动的过程。数据在流动过程中，要经过一些执行部件进行相应的处理，处理后的数据要送到存储部件保存。所以，简而言之，数据通路的功能就是通过对数据进行处理、存储和传输来完成指令的执行。

答：数据通路中的功能部件包括两种不同的逻辑单元：进行数据处理的组合逻辑单元和进行数据存储的时序逻辑单元（或称状态单元）。组合逻辑单元的输出只取决于当前的输入，也就是说输入一旦改变，在一定的线路延迟后，输出就跟着变化，因而它只能完成一定的数据处理功能，不能存储数据，只有将处理后的新数据送到一个状态单元才能保存下来。所以，所有的数据处理单元都必须将处理后的输出结果写到状态单元中，而在处理前又必须从状态单元接受输入。因此，数据流动的起点是状态单元，经过一些组合逻辑部件，最终又流到状态单元保存。功能部件之间的输入/出信息通过连线进行传送。

18.数据通路中流动的信息有哪些？

答：指令的执行过程就是数据通路中信息的流动过程。所以要理解数据通路中流动的信息类型，必须先考察指令的执行过程。因为每条指令的功能不同，所以其执行过程也不一样。但总体来说，指令执行过程中涉及到的基本操作包括：取指令到指令寄存器、计算下一条指令地址、下条指令地址送PC、取寄存器数据到ALU输入端、指令中的立即数送扩展器或ALU输入端、ALU中进行运算（包括计算内存单元地址）、读内存数据到寄存器、寄存器数据写到内存、ALU输出写到寄存器等。所以，在数据通路中流动的信息有：PC的值、指令、指令中的立即数、指令中的寄存器编号、寄存器中的操作数、ALU运算的结果、内存单元中的操作数等。

答：指令的执行过程就是数据通路中信息的流动过程。数据通路中信息的流动受控制信号的控制。当前指令被取到指令寄存器IR后，指令的操作码部分被送到指令译码器进行译码，指令译码输出信号和其他信号一起组合后生成控制信号。所以不同的指令得到不同的控制信号，规定数据通路完成不同的信息流动过程。在数据通路中，各个功能部件中都有一些控制点，这些控制点接受不同的控制信号，就使得功能部件完成不同的操作。例如：ALU的操作控制点接受“Add”、“Sub”、“And”、“Or”等不同的操作信号，控制ALU完成加、减、与、或等不同的操作。Load/Store指令译码后把“Add”信号送到ALU控制点，控制ALU进行加法运算来计算内存单元的地址。再例如：有些状态单元的写入操作有一个“写控制信号”来控制，如果某条指令不需要把信息写入寄存器或内存单元，那么，这条指令对应的译码信号就使这个“写控制信号”无效，从而控制不写入任何信息。

20.如何保证一条指令执行过程中的操作按序执行？

答：对于每条指令来说，其执行过程应该是有序的。例如：对于运算类指令，其操作数一定要先取出来才能进行运算，运算结果一定是在最后才能写到目的寄存器。对于Load/Store型指令一定是先取出源寄存器的值，并先对立即数进行符号扩展，然后才能把它们送到ALU相加，计算出内存单元的地址，随后再访问内存单元取数或存数。因而必须有一个机制来控制一条指令的有序执行，那么，如何控制呢？主要是通过将指令执行的每一步按序送到相应的组合逻辑处理部件和存储信息的时序部件（即：状态单元）。在每个时钟周期中，组合逻辑部件进行数据处理，而在时钟有效信号到达时状态单元保存中间结果。这样，经过若干个时钟周期，一条指令就在数据通路中执行完成了。

21.多路选择器的作用与工作原理是什么？

答：多路选择器也称数据选择器或多路复用器。它的作用就是在多个输入中选择其中的一个作为输出。因此，它有多个输入端、一个输出端和一个控制段。控制段的控制信号位数由输入端的个数确定，2选1时，控制信号有1位，根据控制信号为0还是1，决定输入端1还是2作为输出。3选1或4选1时，控制信号有2位，根据控制信号为00、01、10还是11，决定输入端1、2、3或4作为输出。

22.加法器（Adder）和ALU的差别是什么？

答：加法器只能实现两个输入的相加运算，而ALU可以实现多种算术逻辑运算。可以用门电路直接实现加法器，也可以通过对ALU的操作控制端固定设置为“加”操作来实现加法器。在数据通路中有些地方只需做加法运算，如：指令地址计算时，这时就不需要用ALU，只要用一个加法器即可。

23.指令存储器和数据存储器的差别是什么？

答：指令存储器和数据存储器的功能不一样，指令存储器专门用来存放指令，而数据存储器专门存放数据。所以，从指令执行过程来看，指令存储器只在取每条指令时执行读操作，每个指令周期都一样，而数据存储器只有在执行访存指令时才被访问，而且不仅可能有读操作也可能有写操作。指令存储器的读地址由PC提供，而数据存储器的读地址和写地址都由ALU的输出端提供，因为数据的地址需要通过基址和偏移量相加得到。数据存储器的写操作需要一个写控制信号（即：写使能信号Write Enable）进行控制。现代计算机中，中央处理器内的一级Cache，采用数据Cache和代码Cache分离的方式，所以指令存储器实际上是处理器中的代码Cache，数据存储器实际上是处理器中的数据Cache。从这点来看，指令存储器和数据存储器的基本实现应该是一样的，都遵循Cache设计的一套方法来实现的。

答：在一个边沿触发的同步数字系统中，一个状态量的改变总是在时钟的上升沿或下降沿发生，我们称上升沿或下降沿的到来为时钟有效信号到达。一个状态量的改变必须满足以下三个条件：(1) 新写入的数据已经生成并稳定在状态单元的输入端；(2) 写使能信号有效；(3) 时钟有效信号到达。在前面两个条件满足的情况下，一旦时钟有效信号到达，则输入数据开始写入状态单元，经过一定的延迟后，状态单元的输出为新输入的数据。所以要能使电路正确工作，必须使新写入的数据在时钟有效信号到达前稳定在输入端。也即：时钟周期必须足够长，使得在状态单元之间的进行数据处理的组合逻辑电路有足够的时间来得到新的数据。所以，CPU的时钟周期应该为所有相邻状态单元之间的组合逻辑电路中最长的延时作为时钟周期，以保证在一个时钟周期内所有的组合电路能完成必要的数据处理工作，在下个时钟到来时，数据能存储在状态单元中。

25.如何确定单周期数据通路的时钟周期长度？

答：单周期数据通路指每条指令的执行在一个时钟周期内完成，即：CPI=1。因此，在单周期数据通路中，每当一个时钟有效边沿到来时，开始一条指令的执行，所有指令都要求在一个时钟周期内能够完成，下个时钟有效边沿到来时，上个时钟周期完成的指令的结果被写到目的寄存器或存储器，同时上个时钟周期内计算出的指令的地址被打入PC，一段时间（Click-to-Q）延迟后，PC的值被送到指令存储器，开始取指令并执行。所以，单周期数据通路的时钟周期的长度应该以最复杂的指令所需的执行时间为准来确定，以保证所有指令都能在一个时钟周期内完成。因为单周期数据通路中指令的执行结果总是在下个时钟到来时才被写到状态单元，所以，整个指令执行过程都是在组合逻辑电路中进行的，没有中间结果的保存。以MIPS中最复杂的lw指令为例，一个时钟的长度应该包括：PC's Clock -to-Q、Instruction Memory Access Time、Register File Access Time、ALU Delay (address calculation)、Data Memory Access Time、Register File Setup Time、Clock Skew。

答：单周期数据通路中，每条指令在一个周期内完成，所有控制信号同时产生，在指令取出后，指令操作码字段及相关的控制字段送到控制逻辑，由控制逻辑统一得到各个控制信号，每个控制信号被送到相应的控制点，一直作用在数据通路中，直到下一条指令执行过程中产生新的控制信号。例如：假定作用在ALU上的控制信号ALUCtrl为“001”时，ALU做加法；为“010”时，做减法；为“011”时做与操作；….，那么，执行加法指令“Add”时，操作信号ALUCtrl一直以“001”作用在ALU的操作控制端上，若下一条为减法指令“Sub”，则该指令被取出译码后从控制逻辑送出的ALUCtrl信号的取值变就为“010”，在执行减法过程中，操作信号ALUCtrl一直以“010”作用在ALU的操作控制端上。

27.如何确定多周期数据通路的时钟周期长度？

答：多周期数据通路通过把指令的执行分成多个阶段来实现，即CPI>=1。规定每个阶段在一个时钟周期内完成，时钟周期以最复杂的阶段所花时间为准，阶段的划分原则是：将一条指令的执行过程尽量分成大致相等的若干阶段。这样，可以使得时钟周期尽量短。 在多周期数据通路中，一条指令的执行由多个时钟周期来控制。不同的指令所含的时钟周期数不同。复杂指令所含的时钟数多于简单指令的时钟数。

28.多周期数据通路中，控制信号何时发出？

答：多周期数据通路中，每条指令的执行分成若干个阶段完成，每来一个时钟，就进入到下一个阶段。因为在数据通路中每个不同的阶段将完成不同的功能，所以控制信号在每个时钟到来的时候改变其值。因此，和单周期数据通路不同，同一个控制信号的取值在一个指令周期中可能改变多次。

29.为什么很少有机器采用单周期数据通路？

答：因为单周期数据通路以最复杂指令所需时间为准来设计时钟周期，每条指令的执行时间都一样，是极大的浪费。

30.处理器是如何设计出来的？

答：处理器的设计是相当复杂的过程，设计者必须在集成电路技术、指令体系结构、计算机性能等方面具有丰富的知识和相当的经验。但不管有多复杂，其基本步骤可以归纳为以下几步：（1）分析每条指令的功能，并用某种形式化方法（如：RTL-Register Transfer Language）来表示。（2）根据指令的功能给出所需的元件，并考虑如何将他们互连。这个各部件互连后的电路就是数据通路。（3）确定每个元件所需的控制信号的取值。（4）汇总所有指令所涉及到的控制信号，生成一张反映指令与控制信号之间关系的表。（5）根据关系表得到每个控制信号的逻辑表达式，据此设计控制器电路。

答：有两种实现方式：（1）用组合逻辑设计方式实现硬连线路控制器（2）用微程序设计方式实现微程序控制器。硬连线路控制器的优点是速度快，适合于实现简单或规整的指令系统。但是，它是一个多输入/多输出的巨大的逻辑网络。对于复杂的指令系统来说，其结构庞杂，实现困难，修改、维护不易，灵活性差。微程序控制器的特点是具有规整性、可维性和灵活性，但速度慢。为了结合两种方式的优点，很多处理器采用两者结合的方式来实现。例如：486之后的80x86系统都综合使用硬布线来处理简单指令，用微程序方式（微码）实现复杂指令。

答：用组合逻辑设计方式实现硬连线路控制器，也称为基于有限状态机方式。其基本思想是将所有指令执行的每个阶段（一个时钟周期内）所包含的控制信号的取值作为一个状态，每来一个时钟，则进入下一个阶段对应的状态，每个状态对应一组控制信号。 这样，每条指令的执行过程就由有限状态机的每个状态中包含的控制信号来控制。因此，控制器的设计也就是考虑怎样使得控制器每来一个时钟就从当前状态进入到下一状态，状态的改变又使得控制信号的值发生改变。有限状态机控制器通常由一个组合逻辑电路模块和一个状态寄存器组成。根据有限状态机得知，状态寄存器如何变化是由当前状态和当前指令决定的，而组合逻辑控制模块可以由一个ROM或一个PLA实现。

答：仿照程序设计的方法编制每个机器指令对应的微程序，每个微程序由若干条微指令构成，各微指令包含若干条微命令。所有指令对应的微程序放在只读存储器中。当执行到某条指令时，取出对应的微程序中的各条微指令，译码产生对应的微命令，送到机器相应的地方，控制其动作。

答：微指令格式设计有两种风格：一种是水平型微指令，面向内部控制逻辑的描述，包括不译法（直接控制法）、字段直接编码（译）法、字段间接编码（译）法。其基本思想是把能同时执行的微命令尽量多地安排在一条微指令中。通常把能同时执行的微命令称为相容微命令。这种微指令格式的微程序短，微命令并行性高，适合于较高速度的场合。但缺点是微指令长，编码空间利用率较低，并且编制较为困难；另一种是垂直型微指令，面向算法描述，也称为最小（或最短、垂直）编码（译）法。其基本思想是借鉴指令编码的思想，使得一条微指令只控制一、二个微命令。这种风格的微指令短，编码效率高，格式与机器指令类似，故编制容易。其缺点是微程序长，一条微指令只能控制一、二个，无并行，因而速度慢。

答：控存中存放了成百上千条微指令，构成所有指令对应的微程序。每一条指令执行时，必须找到这条指令对应微指令序列中的第一条微指令，然后按一定的顺序执行这个微指令序列，每个时钟执行一条微指令。那么，如何找到对应的第一条微指令呢？通常一条指令的执行总是从取指令开始，在取出指令之后进行指令译码，可以用ROM或PLA来实现一个调度表，其入口为指令译码输入，而输出为每条指令对应的微指令序列的首条微指令在控存中的地址。根据这个地址到控存中取出第一条微指令执行即可。

36.如何控制微指令的执行顺序？

答：在找到指令对应的首条微指令后，就可以按照一定的顺序来执行指令对应的微指令序列。那么，如何控制处理器按照正确的顺序执行微指令序列呢？这就是微指令定序器的实现问题。可以有两种方式来确定下条微指令地址：计数器法和下址字段法。 计数器法的基本思想：借鉴指令定序器的实现思路，用一个专门的计数器（通常称为微程序计数器uPC，对应于程序计数器PC）来指定下一条需执行的微指令地址。在微指令序列的执行过程中，大部分情况下每条微指令的后续微指令都是确定的，即总是顺序地执行一条确定的后续微指令，这样，只要在编制微程序时就把后续微指令存放在控存的后续相邻单元中，就可以按照计数器指定的顺序执行，每执行完一条微指令，计数器uPC就顺序增量一次；对于少数几个需要根据不同的指令操作码或操作数的不同寻址方式进行选择的情况，可以用一个调度表或在微程序中插入转移微指令（分支微指令）来实现。 下址字段法的基本思想：在每条微指令中，增加一个字段，用以指出下一条要执行的微指令的地址，在遇到多个后续微指令（即有分支）的情况时，采用一个调度表或相应的地址修改逻辑来实现多分支。

37.中断（Interrupt）和异常（Exception）的差别是什么？

答：有关中断和异常的概念，很多教科书或产品资料中都有不同的内涵。有些作者或体系结构并不区分它们，把它们统称为中断，如：Intel80x86系统用中断指代所有的意外事件。而PowerPC用异常来指代意外事件，用中断表示指令执行时控制流的改变。在MIPS系统和一些经典的国外教科书中，“异常”和 “中断”的概念是有区别的，根据来自处理器内部还是外部来区分。把执行指令过程中由指令本身引起的来自处理器内部异常事件称为“异常”，把来自处理器外部的由外部设备通过“中断请求”信号向CPU申请的事件称为“中断”。

38.除了有外部设备或他机向CPU发中断请求外，还有哪些情况会中断CPU正在运行的程序，转到其他相应的处理过程去执行？

答：以下四种情况发生时，会中断CPU正在运行的程序，转到其他相应的处理过程去执行。 （1）在程序执行过程中，若外设完成任务或发生某些特殊事件（如：打印机缺纸、定时采样计数时间到、键盘缓冲满等），会向CPU发中断请求，要求CPU对这些情况进行处理。处理完后，回到原被中断的断点处继续执行。这种情况，称为I/O中断，或外中断，特指由CPU外部的设备向CPU发的中断请求。 （2）在执行某条指令时，可能发生一些特殊的“异常事件”，如：缺页、溢出、除数为0、非法操作码等，使当前指令无法继续执行。此时也要求CPU中止原程序的执行，转到处理相应情况的程序去执行，处理完后，再回到发生异常的指令继续执行。这种情况，称为失效或故障（fault），是由正在执行的指令产生的。 （3）还有一类是人为设定的事件，在程序中事先设定一条特殊的指令，通过执行这条特殊指令，自动中止正在执行的原程序，转到一个特定的内核管理程序去执行，执行完后，回到那条特殊指令后面的一条指令开始执行。称为自愿中断或自陷(Trap)。这条特殊的指令称为 “访管指令”（访问管理程序）或“自陷指令”（自动调入陷阱），如80x86中的指令“INT n”。 （4）还有一种情况，既不是外部设备发出，也不是指令本身产生，是在执行指令过程中发生了硬件故障，如，电源掉电，线路故障等，无法继续执行。这类异常是随机发生的，对引起异常的指令的确切位置无法确定，出现这类严重错误时，原程序无法继续执行，只好终止，而由中断服务程序重新启动操作系统。因此这种情况被称为终止(Abort)。 综上所述，上述四种中断源（异常事件）分为两大类：第一种称为外中断（有时简称为中断Interrupt），后面三种称为内中断 ( 也称为异常、程序性中断，或软中断)，分别为故障(fault)、自陷(Trap)和终止(Abort)。内中断是在执行特定的指令时发生的，不需要通过外部中断请求线进行中断请求。

答：异常和中断是CPU在执行指令过程中，指令自身或外部设备发生的一些特殊事件，这些特殊事件使得当前指令不能继续执行下去，或需要CPU停下当前指令去处理外部中断事件。因此，在数据通路中必须要考虑相应的检测线路，能够发现这种特殊的异常事件，并且还要考虑相应的控制转换电路，能够将处理异常事件的程序的入口地址加载到PC中，使得控制能转到异常处理程序。